МЕТОДЫ СИНТЕЗА АРИФМЕТИЧЕСКИХ МОДУЛЕЙ С ВСТРОЕННОЙ ДИАГНОСТИЧЕСКОЙ ИНФРАСТРУКТУРОЙ ДЛЯ СИСТЕМ ЗАЩИТЫ ИНФОРМАЦИИ Автореферат

У вступі обгрунтовано актуальність теми дисертації, сформульовано її мету й задачі, визначено об’єкт, предмет і методи дослідження, наукову новизну і практичну корисність отриманих результатів, стисло характеризується зміст дисертації.

Перший розділ присвячений аналізу стану та тенденцій розвитку методів побудови криптосистем та криптоалгоритмів, що є основою функціонування систем захисту інформації в розподілених комп’ютерних мережах. На сьогодняшній день найбільш вживаними є криптосистеми з відкритим ключем (асиметричні криптосистеми), що функціонують за алгоритмом RSA, або системи на основі еліптичних кривих. Виконання алгоритмів шифрування даних в таких системах здійснюється за допомогою спеціалізованих процесорів, які за своєю сутністю є арифметичними процесорами. Але замість цілочисельної арифметики з плаваючою крапкою криптопроцесор виконує арифметичні операції в скінченних полях. Дослідження показали, що завдяки реалізації криптопроцесорів на високопродуктивних ПЛІС типу FPGA, платформах FPSLIC досягається висока швидкодія при виконанні арифметичних операцій. Наведені переваги криптосистем в еліптичних кривих над полями GF(2^p) порівняно з полями GF(p). Показано, що основою алгоритма обчислення скалярного добутку крапки еліптичної кривої kP є повторення операцій подвоєння та додавання крапки кривої, які в свою чергу базують на операціях множення, додавання та зведення в квадрат в скінченних полях.

Проведений аналіз існуючих архітектур помножувачів на базі ПЛІС типу FPGA (ALTERA, Xilinx) за показниками апаратних та часових витрат показав, що помножувачі з послівно-послідовною архітектурою мають переваги порівняно з паралельною чи побітово-послідовною архітектурою, бо перша архітектура має значні апаратні витрати при виконанні операції множення за один такт, а друга архітектура при досить невеликих апаратних витратах виконує операцію множення за кількість тактів, що дорівнює довжині операнда.

Підвищення надійності та відмовостійкості криптосистем досягається завдяки використанню вбудованих засобів тестового та функціонального діагностування. Сучасна елементна база дозволяє реалізувати вбудовані засоби діагностування відповідно до вимог міжнародного стандарту IEEE P1500. Відмовостійкість та контролепридатність криптосистем забезпечується використанням для реалізації арифметичних операцій модулів з систолічною структурою без зворотних зв’язків, які легко тестуються, наприклад однорідних структур, зокрема мереж клітинних автоматів.

Внаслідок аналізу структурної організації, методів синтезу криптосистем і проектування їх компонентів із вбудованими засобами діагностики обгрунтовані і сформульовані мета і завдання дисертаційної роботи.

Другий розділ присвячений розробці методів та процедур побудови регулярної граматики по кінцево-автоматній моделі ланки мережі клітинних автоматів з метою знаходження множини регулярних виразів, які відповідають різним правилам налаштування ланки мережі.

Одновимірна мережа клітинних автоматів (МКА) являє собою упорядкований масив однорідних ланок, кожна i-та ланка в момент часу t може приймате одне з допустимих значень із алфавіту S={0, 1, …, k-1}, де k – кількість допустимих станів ланки. На кожному такті функціонування МКА обчислює новий стан кожної ланки в залежності від станів (2r+1) сусідніх ланок у відповідності до визначеного правила f:S²^r⁺¹→ S, де r – кількість вимірів мережі.

Визначення 1. Множина станів усіх ланок мережі в момент часу t визначає стан всієї МКА в момент часу t та позначається як A⁽^t⁾.

Показано, що функціонування МКА визначається відображенням f:A⁽^t⁾→A⁽^t⁺¹⁾ поточного стану A⁽^t⁾ в наступний стан A⁽^t⁺¹⁾. Множина станів МКА після t тактів функціонування Ω⁽^t⁾={A⁽⁰⁾, A⁽¹⁾, …, A⁽^t⁾} є формальною мовою, в якій кожне допустиме слово представлене станом МКА A⁽ⁱ⁾. Обгрунтовано, що безкінечну множину двійкових векторів, що генеруються МКА, можливо описати за допомогою визначеного набору граматичних правил.