ПОБУДОВА РЕКОНФІГУРОВНИХ АПАРАТНО-ПРОГРАМНИХ ЗАСОБІВ ПОСИЛЕННЯ ЗАХИСТУ ІНФОРМАЦІЇ НА ОСНОВІ АЛГОРИТМІВ БЛОКОВОГО СИМЕТРИЧНОГО ШИФРУВАННЯ

Краткое описание

НАЦІОНАЛЬНА АКАДЕМІЯ НАУК УКРАЇНИ
ІНСТИТУТ ПРОБЛЕМ МОДЕЛЮВАННЯ В ЕНЕРГЕТИЦІ ім. Г.Є. ПУХОВА

На правах рукопису

Євдіна Алла Камілівна

УДК 004.056.55:004.272.23

ПОБУДОВА РЕКОНФІГУРОВНИХ АПАРАТНО-ПРОГРАМНИХ ЗАСОБІВ ПОСИЛЕННЯ ЗАХИСТУ ІНФОРМАЦІЇ НА ОСНОВІ АЛГОРИТМІВ БЛОКОВОГО СИМЕТРИЧНОГО ШИФРУВАННЯ

05.13.05 – комп’ютерні системи та компоненти

Дисертація на здобуття наукового ступеня кандидата технічних наук

Науковий керівник:
Гільгурт Сергій Якович,
кандидат технічних наук

Київ – 2013

ЗМІСТ

ПЕРЕЛІК УМОВНИХ СКОРОЧЕНЬ. 5
ВСТУП........... 7
РОЗДІЛ 1.. Алгоритми блокового симетричного шифрування ТА технічні засоби їх реалізації 15
1.1.......................... Алгоритми блокового симетричного шифрування. 17
1.1.1.                           Теоретичні основи блокового симетричного шифрування. 17
1.1.2.              Структура блокового симетричного шифрування. 19
1.2................................. Засоби реалізації криптографічних алгоритмів. 23
1.2.1.                                                    Програмні засоби шифрування. 24
1.2.2.                                                       Апаратні засоби шифрування. 24
1.3. Реалізації алгоритмів блокового симетричного шифрування на апаратних платформах. 26
1.3.1. Структура та можливості цифрових сигнальних процесорів. 26
1.3.2. Реалізація алгоритмів БСШ на цифрових сигнальних процесорах. 28
1.3.3.                 Структура та можливості графічних процесорів. 28
1.3.4.      Реалізація алгоритмів БСШ на графічних процесорах. 31
1.3.5.                                                   Структура та можливості ПЛІС. 34
1.3.6.                                         Реалізація алгоритмів БСШ на ПЛІС. 37
1.4................................................................................... Висновки до розділу 1. 42
РОЗДІЛ 2.. СПОСОБИ ПОСИЛЕННЯ КРИПТОГРАФІЧНОГО ЗАХИСТУ ТА РЕКОНФІГУРОВНІ ЗАСОБИ ЇХ РЕАЛІЗАЦІЇ 43
2.1..... Класифікація способів посилення криптографічного захисту. 43
2.1.1.                          Комбінування криптографічних алгоритмів. 44
2.1.2.       Динамічна модифікація криптографічних алгоритмів. 47
2.1.3.                                                Динамічний комбінований спосіб. 48
2.2. Режими роботи алгоритмів для багаторазового та каскадного шифрування  49
2.2.1.                                                   Блокові режими обробки даних. 51
2.2.2.                                                 Потокові режими обробки даних. 62
2.3. Застосування способів посилення при обміні закритими повідомленнями  66
2.4...... Засоби шифрування на базі реконфігуровних обчислювачів. 67
2.4.1. Порівняльний аналіз різних платформ технічної реалізації шифрування. 68
2.4.2. Структура та склад реконфігуровного уніфікованого обчислювача. 72
2.4.3.                                              Програмне забезпечення для РУО. 73
2.5................................................................................... Висновки до розділу 2. 77
РОЗДІЛ 3.. МЕТОД СИНТЕЗУ РЕКОНФІГУРОВНИХ КРИПТОПРОЦЕСОРІВ.. ..79
3.1. Узагальнена структурна схема реконфігуровного криптопроцесора  80
3.2. Типові структурні схеми реконфігуровних процесорів, що реалізують способи посилення захисту інформації на основі алгоритмів блокового симетричного шифрування. 83
3.3. Структура методу синтезу реконфігуровних процесорів, що реалізують способи посилення захисту інформації алгоритмами блокового симетричного шифрування. 91

Список литературы

У дисертації наведене нове вирішення науково-технічної задачі підвищення ефективності розробки реконфігуровних засобів закриття інформації, яка полягає в розробці принципів і методів побудови реконфігуровних процесорів на базі програмованої логіки, що реалізують способи посилення захисту інформації на основі алгоритмів блокового симетричного шифрування.
При цьому здобуті такі теоретичні та практичні результати:
1.     На основі аналізу способів посилення захисту інформації та оцінки їх обчислювальної ресурсомісткості обґрунтовано доцільність використання для їх реалізації реконфігуровних обчислювачів, які поєднують швидкодію та надійність апаратних рішень та гнучкість програмних рішень, що сприяє більш широкому використанню даних способів.
2.     Запропоновано узагальнену структуру реконфігуровного криптопроцесора, в якій на основі аналізу особливостей алгоритмів блокового симетричного шифрування виокремлено компоненти, що не залежать від конкретного алгоритму БСШ, і тому можуть бути наперед розроблені, налагоджені та перевірені, що доповнило теорію синтезу реконфігуровних криптопроцесорів.
3.     На основі запропонованої узагальненої структури реконфігуровного криптопроцесора розроблено типові структурні схеми, які дозволяють реалізувати всі виявлені способи посилення захисту інформації на основі алгоритмів БСШ, що дає можливість практичної реалізації даних способів у вигляді криптографічних апаратно-програмних засобів на базі реконфігуровних обчислювачів.
4.     Вперше розроблено метод синтезу реконфігуровних криптопроцесорів, які реалізують способи посилення криптографічного захисту, на базі типових структурних схем. Метод дозволяє погоджувати спосіб посилення криптографічного захисту з вимогами до швидкодії та характеристиками наявних обчислювальних ресурсів, а також дає можливість прискорити процес створення конфігурацій, що завантажуються в ПЛІС.
5.     Розроблено апаратні та програмні компоненти (у вигляді експериментальної системи), що реалізують окремі алгоритми БСШ для деяких типів РУО і можуть бути використані для практичної реалізації запропонованого методу.

1.     Гильгурт С.Я. Программное обеспечение для тестирования аппаратных средств реконфигурируемых вычислителей / С.Я. Гильгурт, А.К. Гиранова // Моделювання та інформаційні технології: зб. наук. пр. ІПМЕ ім. Г.Є.Пухова НАН України. – Київ, 2006. – Вип. 38. – С. 8-14.
2.     Гильгурт С.Я. Некоторые вопросы обмена данными между персональным компьютером и реконфигурируемым устройством / С.Я.Гильгурт , А.К.Гиранова // Моделювання та інформаційні технології: зб. наук. пр. ІПМЕ ім. Г.Є.Пухова НАН України. – Київ, 2007.– Вип. 43. – С. 86-94.
3.     Гильгурт С.Я. О применении реконфигурируемых вычислителей для решения задач защиты информации / С.Я.Гильгурт , А.К.Гиранова // Зб. наук. праць ІПМЕ ім. Г.Є.Пухова НАН України. – Київ, 2008. – Вип. 46. – С.93-99.
4.     Гильгурт С.Я. Программно-аппаратная защита данных в распределенных интеллектуальных системах / С.Я.Гильгурт , А.К.Гиранова // Искусственный интеллект. – Донецк: НАН Украины, институт проблем ИИ, 2010. –№3. –С. 706-711.
5.     Гильгурт С.Я. Реконфигурируемый процессор, реализующий усиленные алгоритмы закрытия информации / С.Я.Гильгурт, А.К.Гиранова // Зб. наук. праць ІПМЕ ім. Г.Є.Пухова НАН України. – Київ, 2011. –Вип. 58. – C. 127-134.
6.     Гильгурт С.Я. Методика создания реконфигурируемых процессоров, реализующих усиленные алгоритмы закрытия информации / С.Я. Гильгурт, А.К. Гиранова // Зб. наук. пр. ІПМЕ ім. Г.Є.Пухова НАН України. – Київ, 2011. – Вип. 61. – С. 69–78.
7.     Гильгурт С.Я. К вопросу об использовании реконфигурируемых вычислителей для решения задач компьютерного моделирования / С.Я. Гильгурт, А.К. Гиранова // Математическое моделирование и информационные технологии: Сборник тезисов научного семинара – Одесса: издат. ОГАХ, 2007. – С. 20 – 21.
8.     Центр для решения задач энергетики на базе технологии GRID / А.Н.Давиденко, С.Я.Гильгурт, В.В.Душеба , А.К.Гиранова // II Міжнародна науково-технічна конференція "Комп’ютерні системи та мережеві технології": Тези доп. – К.: Вид-во Нац.авіац.ун-ту «НАУ-друк», 2009. – C. 29.
9.     Гільгурт С.Я. Програмно-апаратна система захисту даних для інфраструктури грід / С.Я.Гільгурт, А.К.Гіранова // Сучасні комп’ютерні системи та мережі розробка та використання: Матеріали 5-ї Міжнародної науково-технічної конференції ACSN-2011 – Львів: НВФ «Українські технології», 2011. – C. 50-53.
10.                 Зима В.М. Безопасность глобальных сетевых технологий / В.М.Зима, А.А.Молдовян, Н.А.Молдовян – СПб.: БХВ-Петербург, 2000. – 320 с.
11.                 Коркішко Т. Алгоритми та процесори симетричного блокового шифрування / Т.Коркішко, А.Мельник, В.Мельник – Львів: БАК, 2003. – 168 с. – (Захист інформації в комп’ютерних та телекомунікаційних мережах) – ISBN 966-7065-43-X
12.                 Menezes А. Handbook of applied cryptography / А.Menezes, P.Oorshot, S.Vanstone – N.Y.: CRC Press Inc., 1996. – 816 p.
13.                 Schneier B. Applied cryptography / B.Schneier – N.Y.: John Wiley & Sons Inc., 1996. – 757 p.
14.                 Шаньгин В.Ф. Защита информации в компьютерных системах и сетях / В.Ф.Шаньгин. – М.: ДМК Пресс, 2012. – 592 с.
15.                 Романец Ю.В. Защита информации в компьютерных системах и сетях / Ю.В.Романец, П.А.Тимофеев, В.Ф.Шаньгин; под ред. В.Ф. Шаньгина. – М.: Радио и связь, 1999. – 328 с.
16.                 Столлингс В. Криптографія и защита сетей: принципы и практика, 2-е изд.: Пер.с.англ.. – М.: Издательский дом „Вильямс”, 2001. – 672 с.
17.                 Панасенко С.П. Алгоритмы шифрования. Специальный справочник / С.П. Панасенко – СПб.: БХВ-Петербург, 2009. – 576 с. – ISBN 978-5-9775-0319-8.
18.                 Шаньгин В.Ф. Информационная безопасность компьютерных систем и сетей: учеб.пособие. / В.Ф.Шаньгин – М.: ИД «ФОРУМ»: ИНФА-М, 2008. – 416 с.
19.                 Rueppel R.A. Modern Key Agreement Techniques / R.A. Rueppel, P.C. van Oorschot. – Computer Communications. – Volume 17, Issue 7. – P. 458–465.
20.                 Соколов А.В. Защита информации в распределенных корпоративных сетях и системах / А.В. Соколов, В.Ф. Шаньгин – М.: ДМК Пресс, 2002. – 656 с.
21.                 Шеннон К. Теория связи в секретных системах / К. Шеннон. – Печатается по изданию: К. Шеннон «Работы по теории информации и кибернетике», М., ИЛ, 1963, с. 333-369 (перевод В.Ф.Писаренко) с корректировкой терминологии переводчика.
22.                 Коркишко Т. Структурна організація алгоритмів симетричного блокове шифрування / Т.Коркишко // Правове, нормативне та метрологічне забезпечення системи захисту інформації в Україні. – Вип. 2. – 2001 – С. 158 – 170.
23.                 The International PGP Home Page [Електронний ресурс] – Режим доступу: http://www.pgpi.org/. – Назва з екрану.
24.                 Enterprise Data Protection [Електронний ресурс] – Режим доступу: http://www.jetico.com/enterprise-data-protection/. – Назва з екрану.
25.                 Панасенко С. Аппаратное шифрование для ПК / С. Панасенко // BYTE – 2003 – № 4 – с.64-67.
26.                 Лукашов И. Аппаратные шифраторы на отечественной элементной базе / И. Лукашов // Электроника: НТБ. – 2001 – № 6 – с.48-51.
27.                 Chamberlain R.D. Visions for application development on hybrid computing systems / R.D.Chamberlain, J.Lancaster, R.K.Cytron // Parallel Computing, 2008. – Vol. 34, № 4-5. – P. 201-216.
28.                 Марков С. Цифровые сигнальные процессоры / С. Марков – Книга 1. – М.: фирма МИКРОАРТ, 1996. – 144 с.
29.                 Хіхловська І.В. Обчислювальна техніка та мікропроцесори: підручник / І.В.Хіхловська, О.С.Антонов. – Одеса: ОНАЗ ім. О.С.Попова, 2011. – 440 с.
30.                 Солонина А.И. Алгоритмы и процессоры цифровой обработки сигналов / А.И.Солонина, Д.А.Улахович, Л.А.Яковлев. – СПб.: БХВ-Петербург, 2002. – 464 с.
31.                 Аксенов В.П. Сигнальные процессоры: учеб. пособие / В.П. Аксенов. – Владивосток: Изд-во ДВГТУ, 2006. –135 с.
32.                 Реализация алгоритмов шифрования [Електронний ресурс]. – Режим доступу: http://www.codenet.ru/progr/alg/enc/13.php.
33.                 A Survey of General-Purpose Computation on Graphics Hardware. / J.D.Owens, D.Luebke, N.Govindaraju, et al. // Computer Graphics Forum , 2007. – Vol. 26 (1) – Р. 80-113.
34.                 AMD History [Електронний ресурс]. – Режим доступу: http://www.amd.com/US/ABOUTAMD/CORPORATE-INFORMATION/Pages/ timeline.aspx.
35.                 Пахомов С. Новая микроархитектура Graphics Core Next и видеокарта AMDRadeon HD 7970 [Електронний ресурс] / С.Пахомов // Комп’ютерПресс, 2012. – №2. – Режим доступу: http://www.compress.ru/article.aspx?id= 22798&iid=1047#9.
36.                 CryptoGraphics: Secret Key Cryptography Using Graphics Cards. / D.L.Cook, J.Ioannidis, A.D.Keromytis, J.Luck // CT-RSA 2005, Lecture Notes in Computer Science, 2005. – Vol. 3376. – P. 334-350.
37.                 Harrison O. AES Encryption Implementation and Analysis on Commodity Graphics Processing Units. / O.Harrison, J.Waldron // Workshop on Cryptographic Hardware and Embedded Systems. – Springer-Verlag, 2007. – Vol. 4727. –P. 209-226.
38.                 Manavski S.A. CUDA compatible GPU as an efficient hardware accelerator for AES cryptography / S.A.Manavski // Proc. of IEEE International Conference on Signal Processing and Communication. – ICSPC 2007. – Р. 65–68.
39.                 Harrison O. Practical Symmetric Key Cryptography on Modern Graphics Hardware / O.Harrison, J.Waldron // Proc. of the 17th conference on Security symposium. – San Jose, CA, 2008. – Р. 195-209.
40.                 Design of a parallel AES for graphics hardware using the CUDA framework / A.D. Biagio, A. Barenghi, G. Agosta, G. Pelosi // Proc. of 2009 IEEE International Parallel and Distributed Processing Symposium. – IEEE press, 2009. – Р. 1–8.
41.                 Mei C. CUDA-based AES parallelization with fine-tuned GPU memory utilization / C. Mei, H. Jiang, J. Jenness // Proc. of 2010 IEEE International Symposium on Parallel Distributed Processing Workshops and PhD Forum(IPDPSW). – IEEE press, 2010. – Р.1-7.
42.                 A Program Behavior Study of Block Cryptography Algorithms on GPGPU / Gu Liu, Hong An, Wenting Han, et al. // Proc. of Frontier of Computer Science and Technology, Fourth International Conference on FCST ’09, 2009. – P. 33–39.
43.                 Nishikawa N. Granularity optimization method for AES encryption implementation on CUDA / N.Nishikawa, K. Iwai, T. Kurokawa // IEICE technical report. VLSI Design Technologies (VLD2009-69). – Kanagawa, Japan, 2010. – P. 107-112.
44.                 Iwai K. AES encryption implementation on CUDA GPU and its analysis / K. Iwai, T. Kurokawa, N. Nishikawa // Proc. of 2010 First International Conference on Networking and Computing, 2010. – P.209-214.
45.                 Nishikawa N. High-Performance Sysmmetric Block Ciphers on CUDA / N.Nishikawa, K. Iwai, T. Kurokawa // Proc. of 2011 Second International Conference on Networking and Computing (ICNC), 2011. – P.221-227.
46.                 Аппаратные и программные средства встраиваемых систем. Учебное пособие / А.О. Ключев, Д.Р. Ковязина, П.В. Кустарев, А.Е. Платунов. – СПб.: СПбГУ ИТМО, 2010. – 290 с.
47.                 Потехин Д.С. Разработка систем цифровой обработки сигналов на базе ПЛИС / Д.С.Потехин, И.Е.Тарасов. – М.: Горячая линия – Телеком, 2007. – 248 с.
48.                 Опанасенко В.Н. Высокопроизводительные реконфигурируемые компьютеры на базе FPGA / В.Н.Опанасенко // Проблеми інформатизації та управління. – К.: НАУ, 20009. – Вип. 3(27). – С. 114-118.
49.                 Грушвицкий Р.И. Проектирование систем на мікросхемах программируемой логики. / Р.И.Грушвицкий, А.Х.Мурсаев, Е.П.Угрюмов – СПб.: БХВ-Петербург, 2002. – 608 с.
50.                 What is a FPGA? [Електронний ресурс] – Режим доступу: http://www.xilinx.com/fpga/index.htm. – Назва з екрану.
51.                 Сергиенко А.М. Микропроцессорные устройства на программируемых логических ИС / А.М.Сергиенко, В.И.Корнейчук. – К.: «Корнійчук», 2005. – 108 с.
52.                 Суворова Е.А. Проектирование цифровых систем на VHDL / Е.А.Суворова, Ю.Е.Шейнин. – СПб.: БХВ-Петербург, 2003. – 576 с.
53.                 Каляев И.А. Реконфигурируемые вычислительные системы / И.А.Каляев, И.И.Левин, Е.А.Семерников // Гироскопия и навигация. – М.: Изд-во ЦНИИ «Электроприбор», 2009. ISSN 0869-7035 (спецвыпуск). – № 5. – С.18-22.
54.                 Xilinx Corporate Overview [Електронний ресурс] – Режим доступу: http://files.shareholder.com/downloads/XLNX/0x0x560025/79309203-DE7B-43BC-9972-A2F3B030DD58/Corporate_Overview_Q4FY12.pdf – Назва з екрану.
55.                 Каляев И.А. Принципы построения многопроцессорных вычислительных систем на основе ПЛИС. / И.А.Каляев, И.И.Левин, Е.А.Семерников // Вестник Бурятского государственного университета. Сер. 9: математика и информатика. – Улан-Удэ: Изд-во Бурятск. гос. ун-та, 2008. – С.184-196.
56.                 Баркалов А.А. Реализация алгоритма шифрования DES на базе FPGA / А.А. Баркалов, А.А. Красичков, В.О. Кузьменко // Наукові праці Донецького національного технічного університету. Серія: “Обчислювальна техніка та автоматизація”. – Донецьк: ДонНТУ, 2009. – Вип. 147(16). – 248 с.
57.                 Cheung Y.H. Implementation of an FPGA Based Accelerator for Virtual Private Networks / Y. H.Cheung // Master’s’Thesis, Chinese University of Hong Kong, July, 2002. – 71 p.
58.                 Patterson C. High performance DES encryption in Virtex FPGAs using JBits. / C.Patterson // IEEE Symposium on Field-Programmable Custom Computing Machines, April 2000. – P. 113-121.
59.                 Advanced Encryption Standard (AES): Federal Information Processing Standards Publication (FIPS PUB) 197. – National Institute of Standards and Technology, 2001. – 47 р.
60.                 Dandalis A. A comparative study of performance of AES final candidates using FPGAs. / A.Dandalis, V.K.Prasanna, J.D.P.Rolim // Cryptographic Hardware and Embedded Systems Int’l Workshop Proceeding: Lecture Notes in Computer Science. – Springer-Verlag, 2000. – Vol. 1965/2000. – P. 125-140.
61.                 An FPGA implementation and performance evaluation of the AES block cipher candidate algorithm finalists / A.J.Elbirt, W.Yip, B.Chetwynd, C.Paar // Proc. Third Advanced Encryption Conf., AES3, New York, NY, USA, April 2000. – P. 13–27.
62.                 Gaj K. Comparison of the hardware performance of the AES candidates using reconfigurable hardware. / K.Gaj, P.Chodowiec // Proc. 3rd Advanced Encryption Standard Candidate Conf., AES3, New York, NY, USA, April 2000. – P. 40–54.
63.                 Mroczkowski P. Implementation of the block cipher Rijndael using Altera FPGA // Public Comments on AES Candidate Algorithms – Round 2, May 2000.
64.                 An FPGA-based performance evaluation of the AES block cipher candidate algorithm finalists / A.J.Elbirt, W.Yip, B.Chetwynd, C.Paar // IEEE Trans. VLSI Syst., 2001, 9 (4). – P.545–557.
65.                 An FPGA-based performance analysis of the unrolling, tiling, and pipelining of the AES algorithm. / G.P.Saggese, A.Mazzeo, N.Mazzocca, A.G.M.Strollo // 13th Int. Conf. Field Programmable Logic and Applications, FPL 2003, Lisbon, Portugal, September 2003. – P.292–302.
66.                 Zambreno J. Exploring area/delay tradeoffs in an AES FPGA implementation / J.Zambreno, D.Nguyen, A.Choudhary // 14th Int. Conf. Field-Programmable Logic and its Applications, FPL 2004, Antwerp, Belgium, August, 2004. – P. 575–585.
67.                 Pramstaller N. A universal and efficient AES co-processor for field programmable logic arrays. / N.Pramstaller, J.Wolkerstorfer // 14th Int. Conf. Field-Programmable Logic and its Applications, FPL 2004, Antwerp, Belgium, August, 2004. – P.565–574.
68.                 Chodowiec P. Very compact FPGA implementation of the AES algorithm. / P.Chodowiec, K.Gaj // Workshop on Cryptographic Hardware and Embedded Systems, CHES 2003, Cologne, Germany, September 2003. – P. 319–333.
69.                 Сompact and efficient encryption/decryption module for FPGA implementation of the AES Rijndael very well suited for small embedded applications. / G.Rouvroy, F.-X.Standaert, J.-J.Quisquater, J.-D.Legat // Int. Conf. Information Technology: Coding and Computing, ITCC’04, Las Vegas, NV, USA, April 2004, Vol. 2. – P. 583–587.
70.                 Efficient implementation of Rijndael encryption in reconfigurable hardware: improvements and design tradeoffs. / F.-X.Standaert, G.Rouvroy, J.-J.Quisquater, J.-D.Legat // Workshop on Cryptographic Hardware and Embedded Systems, CHES 2003, Cologne, Germany, September 2003. – P. 334–350.
71.                 Caltagirone C. High throughput, parallelized 128-bit AES encryption in a resource-limited FPGA / C.Caltagirone, K.Anantha // 15th Annual ACM Symp. Parallel Algorithms and Architectures, SPAA’03, San Diego, CA, USA, June 2003. – P.240–241.
72.                 Gielata A. AES hardware implementation in FPGA for algorithm acceleration purpose. A.Gielata, P.Russek, K.Wiatr /// International Conference on Signals and Electronic Systems, 2008. – P.137-140.
73.                 McLoone M. Rijndael FPGA implementations utilizing look-up tables / M.McLoone, J.V.McCanny // Journal of VLSI Signal Processing Systems,Vol.34,2003. – P.261-275.
74.                 Rady A. Design and implementation of area optimized AES algorithm on reconfigurable FPGA / A. Rady, E. ElSehely, A.M. ElHennawy // International conference on Microelectronics, 2007. – P. 35-38.
75.                 Saleh A.H. High performance AES design using pipelining structure over GF ((24)2) /A.H. Saleh, S.S.B Ahmed // IEEE International Conference on Signal Processing and Communications, 2007. – P. 716-719.
76.                 Efficient Implementation of Rijndael Encryption in Reconfigurable Hardware: Improvements and Design Tradeoffs / F.-X. Standaert, G. Rouvroy, J.-J. Quisquater, J.-D. Legat // Cryptographic hardware and embedded systems workshop, Lecture Notes in Computer Science, Vol. 2779, 2003. – P. 334-350.
77.                 Rais M.H. Efficient Hardware Realization of Advanced Encryption Standard Algorithm using Virtex-5 FPGA / M.H.Rais, S.M.Qasim // IJCSNS International Journal of Computer Science and Network Security, Vol.9, №.9, 2009. – P.59-63.
78.                 Implementation of the AES-128 on Virtex-5 FPGAs / P.Bulens, F.-X.Standaert, J.-J.Quisquater [et al.] // AFRICACRYPT 2008: Lecture Notes in Computer Science. Springer-Verlag, 2008. – Vol 5023. – P. 16-26.
79.                 Järvinen K. Comparative Survey of High-Performance Cryptographic Algorithm Implementations on FPGAs / Kimmo Järvinen, Matti Tommiska, Jorma Skyttä // Information Security, 2005. – Vol. 152, № 1. – P. 3-12.
80.                 Гиранова А.К. Анализ подходов к повышению эффективности закрытия информации и вопросы их реализации на унифицированных вычислителях / А.К.Гиранова // Зб. наук. праць ІПМЕ ім. Г.Є.Пухова НАНУ. – Київ, 2009. –Вип. 52. – C.78-83.
81.                 Шнайер Б. Прикладная криптография. Протоколы, алгоритмы, исходные тексты на языке Си / Б.Шнайер. – М.: Триумф, 2002. – 816 с.
82.                 Al Jabri A. On the security of cascaded ciphers / A. Al Jabri // Indonesia Cryptology and Information Security Conference, Jakarta, Indonesia March 30 – 31, 2005. – P. 105-108.
83.                 Gazi P. Cascade Encryption Revisited / P. Gazi, U.M. Maurer // ASIACRYPT 2009, LNCS 5912, 2009. – P. 37–51.
84.                 Maurer U.M. Cascade ciphers: The importance of being first. / U.M. Maurer, J.L. Massey // Journal of Cryptology, 1993. – Vol. 6, № 1. – P. 55–61.
85.                 Бабенко Л.К. Алгоритмы "распределенных согласований" для оценки вычислительной стойкости криптоалгоритмов. / Л.К.Бабенко, А.М.Курилкина– М.: Издательство ЛКИ, 2008. – 112 с.
86.                 Yeh Y.-S. Dynamic GOST / Y.-S.Yeh, C.-H.Lin, C.-C.Wang // J. of Information Science and Engineering, 2000. – Vol. 16, № 6. – P. 857-861.
87.                 FIPS 81. «DES modes of operation». Federal Information Processing Standards Publication 81 U. S. Department of Commerce [Електронний ресурс] / National Bureau of Standards, National Technical Information Service, Springfield, Virginia, 1980. – 16 p. – Режим доступу: http://www.itl.nist.gov/fipspubs/fip81.htm.
88.                 ISO/IEC 10116:2006. «Information processing – Security techniques – Modes of operation for an n–bit block cipher» [Електронний ресурс] / International Organization for Standardization. – Geneva, Switzerland, 2006. – 41 p. – Режим доступу: http://www.nhzjj.com/asp/admin/editor/newsfile/2010318171240586.pdf.
89.                 Системы обработки информации. Защита криптографическая. Алгоритм криптографического преобразования: ГОСТ 28147‑89. – М.: Госстандарт СССР, 1989. – 26 с.
90.                 Аграновский А.В. Практическая криптография: алгоритмы и их программирование / А.В.Аграновский, Р.А.Хади.– М.:СОЛОН-ПРЕСС, 2009. – 256 с.
91.                 Винокуров А. Варианты использования блочных шифров [Електронний ресурс] / А.Винокуров // Infused bytes e-mag. – Режим доступу: http://www.enlight.ru/ib/.
92.                 Гиранова А.К. О применении реконфигурируемых вычислителей для защиты информации в гриде / А.К.Гиранова // XXVIII Щорічна науково-технічна конференція молодих вчених і спеціалістів: Тези доп. – К.: ІПМЕ ім. Г.Є.Пухова НАНУ, 2009. – C.33.
93.                 Анализ вопросов внутренней безопасности в распределенных компьютерных сетях / А.Н. Давиденко, С.Я. Гильгурт, В.В. Душеба, А.К Гиранова // Моделювання та інформаційні технології. Зб. наук. пр. ІПМЕ НАН України. – Київ, 2011. – Вип. 62 – С. 57–62.
94.                 Развитие системы внутренней защиты информации в распределенных компьютерных сетях / А.Н. Давиденко, С.Я. Гильгурт, В.В. Душеба, А.К. Евдина // Моделювання та інформаційні технології. Зб. наук. пр. ІПМЕ НАН України. – Київ, 2012. – Вип. 63 – С. 3–9.
95.                 Гильгурт С.Я. Анализ требований к шифраторам на базе ПЛИС, предъявляемых современными информационными технологиями / С.Я.Гильгурт, А.Н.Давиденко, А.А.Кочурков // Зб. наук. пр. ІПМЕ ім. Г.Є. Пухова НАН України. –Київ: 2005. – Вип. 30. – С. 17-26.
96.                 Гильгурт С.Я. Анализ существующих унифицированных вычислителей для выполнения ресурсоемких расчетов / С.Я.Гильгурт // Моделювання та інформаційні технології. Зб. наук. пр. ІПМЕ ім. Г.Є. Пухова НАН України. –Київ, 2008. – Вип. 48. – С. 115–120.
97.                 Опанасенко В.М. Два підходи до формалізації процесу проектування проблемно-орієнтованих пристроїв / В.М.Опанасенко, О.М.Лісовий // Науково-технічний журнал «Радіоелектронні та комп’ютерні системи». – Харків: ХАІ, 2010. – № 5 (46). – С. 251-257.
98.                 Палагин А.В. Реконфигурируемые вычислительные системы: Основы и приложения. / А.В. Палагин, В.Н. Опанасенко. – К.: «Просвіта», 2006. – 280 с.
99.                 Гильгурт С.Я. Обзор современных реконфигурируемых унифицированных вычислителей / С.Я.Гильгурт // Моделювання та інформаційні технології. Зб. наук. пр. ІПМЕ ім. Г.Є. Пухова НАН України.– Київ: 2008. – Вип. 49. – С. 17-24.
100. Cryptographic Algorithms on Reconfigurable Hardware // F. Rodríguez-Henríquez, Naza A. Saqib, A. Díaz-Pérez and Çetin K. Koç. – Springer; 2007. – 362 p.
101. Гильгурт С.Я. Применение типовых устройств на базе программируемой логики для решения вычислительных задач / С.Я. Гильгурт // II Международная конф. «Параллельные вычисления и задачи управления», 4–6 окт. 2004 г.: тезисы докл. – М.: Институт проблем управления им. В.А.Трапезникова РАН, 2004. – С. 514–530.
102. Гиранова А.К. Анализ программного обеспечения реконфигурируемых вычислителей / А.К. Гиранова // Моделювання та інформаційні технології. Зб. наук. пр.ІПМЕ ім. Г.Є.Пухова НАН України. – Київ, 2007. – Вип. 41. – С. 43–48.
103. Гильгурт С.Я. Методика оптимизации процесса разработки конфигурации для специализированных вычислителей на базе ПЛИС / С.Я. Гильгурт, // XXIV наук.-техн. конф. «Моделювання»: тези доп. – Київ: Інститут проблем моделювання в енергетиці ім. Г.Є. Пухова НАН Україні, 2005. – С. 4.
104. Бережная М.А. Методы проектирования нечетких устройств принятия решений на основе программируемых логических интегральных микросхемах / М.А. Бережная, Я.Ю.Королева // Технология приборостроения. Научно-технический журнал. – Харьков, 2009. – №2. – С. 16-23.
105. About AHDL [Електронний ресурс] – Режим доступу: http://quartushelp.altera.com/current/mergedProjects/hdl/ahdl/ahdl_intro.htm – Назва з екрану.
106. Active-HDL – FPGA Design and Simulation Made Easy – Режим доступу: http://www.aldec.com/en/products/fpga