Хассан Ктейман. Моделі та методи апаратного моделювання несправно-стей цифрових систем на крислах

brief description

Хассан Ктейман. Моделі та методи апаратного моделювання несправно-стей цифрових систем на крислах : Дис... канд. наук: 05.13.13 - 2007.

Хассан Ктейман. Моделі та методи апаратного моделювання несправностей цифрових систем на кристалах. Рукопис. Дисертація на здобуття наукового ступеня кандидата технічних наук за спеціальністю 05.13.13 обчислювальні машини, системи та мережі. Харківський національний університет радіоелектроніки, Харків, 2007.

У дисертаційній роботі наведено результати теоретичних і практичних досліджень, що є результатом розв’язання задачі суттєвого (х10, х100) зменшення часу аналізу якості тестів для покриття несправностей шляхом застосування апаратних моделей та дедуктивно-паралельних методів моделювання несправностей на основі розробки мультипроцесорної структури з обмеженою системою команд. Для досягнення поставленої мети було отримано такінаукові результати,що виносяться на захист:
1. Уперше запропоновано нову модель мультипроцесорної системи аналізу якості тестів для зменшення у десятки разів тривалості циклу моделювання несправностей проектованого пристрою;
2. Удосконалено математичні моделі адаптації дедуктивно-паралельного методу аналізу якості тестів в цілях його апаратної імплементації для суттєвого підвищення швидкодії обробки цифрових проектів;
3. Удосконалено структурно-функціональні моделі секвенсерів (процесора) для вирішення задач дедуктивно-паралельного моделювання несправностей, що дозволяють у сотні разів підвищити швидкодію аналізу дедуктивних компонентів проекту у порівнянні з програмною реалізацією методу;
4. Удосконалено моделі подання даних і компілятор перетворення HDL-опису у внутрішній формат проекту для подальшого розподілу примітивів цифрового пристрою по секвенсерах мультипроцесора та паралельного моделювання несправностей.
Практичне значення отриманих результатіввизначається:
5. Програмно-апаратною імплементацією запропонованих моделей, дедуктивно-паралельного методу моделювання несправностей і алгоритмів в апаратуру на основі секвенсерів, що дозволяє покращити швидкодію моделювання на 2 порядки;
6. Програмною реалізацією компілятора HDL-опису у внутрішню модель проектованого пристрою, тестуванням і верифікацією програмно-апаратного прототипу на цифрових комбінаційних і послідовносних схемах, його порівнянням з існуючими світовими аналогами за допомогою тестових бібліотек провідних фірм та інтеграцією з Active-HDL симулятором;
7. Впровадженням результатів теоретичних і практичних досліджень у технологічний та навчальний процеси у вигляді програмно-апаратного комплексу (Hardware Fault Simulator) HFS для здійснення дедуктивно-паралельного моделювання несправностей цифрових SoC та оцінки якості тестів.