УЗАГАЛЬНЕНА МЕТОДОЛОГІЯ ОПТИМІЗАЦІЇ АНАЛОГОВИХ КІЛ НА ОСНОВІ МЕТОДІВ ТЕОРІЇ УПРАВЛІННЯ : ОБОБЩЕННАЯ МЕТОДОЛОГИЯ ОПТИМИЗАЦИИ АНАЛОГОВЫХ ЦЕПЕЙ НА ОСНОВЕ МЕТОДОВ ТЕОРИИ УПРАВЛЕНИЯ

ПОСЛЕДНИЕ НОВОСТИ

Бесплатное скачивание авторефератов
СКИДКА НА ДОСТАВКУ РАБОТ!
ВНИМАНИЕ АКЦИЯ! ДОСТАВКА ОТДЕЛЬНЫХ РАЗДЕЛОВ ДИССЕРТАЦИЙ!
Авторские отчисления 70%
Снижение цен на доставку работ 2002-2008 годов

 

ПОСЛЕДНИЕ ОТЗЫВЫ

Спасибо Сергей! Файлы получил. Отличная работа!!! Все быстро как всегда. Мне нравиться с Вами работать!!! Скоро снова буду обращаться.
Отличный сервис mydisser.com. Тут работают честные люди, быстро отвечают, и в случае ошибки, как это случилось со мной, возвращают деньги. В общем все четко и предельно просто. Если еще буду заказывать работы, то только на mydisser.com.
Мне рекомендовали этот сайт, теперь я также советую этот ресурс! Заказывала работу из каталога сайта, доставка осуществилась действительно оперативно, кроме того, ночью, менее чем через час после оплаты! Благодарю за честный профессионализм!
Здравствуйте! Благодарю за качественную и оперативную работу! Особенно поразило, что доставка работ из каталога сайта осуществляется даже в выходные дни. Рекомендую этот ресурс!
Сработали прекрасно, нервы железные. На хамство и угрозы отреагировали адекватно и с пониманием. Можете пользоваться услугами сайта.



  • Название:
  • УЗАГАЛЬНЕНА МЕТОДОЛОГІЯ ОПТИМІЗАЦІЇ АНАЛОГОВИХ КІЛ НА ОСНОВІ МЕТОДІВ ТЕОРІЇ УПРАВЛІННЯ
  • Альтернативное название:
  • ОБОБЩЕННАЯ МЕТОДОЛОГИЯ ОПТИМИЗАЦИИ АНАЛОГОВЫХ ЦЕПЕЙ НА ОСНОВЕ МЕТОДОВ ТЕОРИИ УПРАВЛЕНИЯ
  • Кол-во страниц:
  • 296
  • ВУЗ:
  • КИЇВСЬКИЙ ПОЛІТЕХНІЧНИЙ ІНСТИТУТ
  • Год защиты:
  • 2013
  • Краткое описание:
  • МІНІСТЕРСТВО ОСВІТИ І НАУКИ УКРАЇНИ
    НАЦІОНАЛЬНИЙ ТЕХНІЧНИЙ УНІВЕРСИТЕТ УКРАЇНИ
    «КИЇВСЬКИЙ ПОЛІТЕХНІЧНИЙ ІНСТИТУТ»

    На правах рукопису


    Земляк Олександр Михайлович
    УДК 621.37




    УЗАГАЛЬНЕНА МЕТОДОЛОГІЯ ОПТИМІЗАЦІЇ АНАЛОГОВИХ КІЛ
    НА ОСНОВІ МЕТОДІВ ТЕОРІЇ УПРАВЛІННЯ


    05.12.13 – «Радіотехнічні пристрої та засоби телекомунікацій»





    Дисертація на здобуття наукового ступеня
    доктора технічних наук





    Науковий консультант
    Мачуський Євгеній Андрійович,
    д.т.н., професор






    Київ – 2013










    ЗМІСТ

    ПЕРЕЛІК УМОВНИХ ПОЗНАЧЕНЬ, СИМВОЛІВ, ОДИНИЦЬ,
    СКОРОЧЕНЬ І ТЕРМІНІВ 7
    ВСТУП 8
    РОЗДІЛ 1
    ЗАДАЧА ПРОЕКТУВАННЯ АНАЛОГОВИХ НЕЛІНІЙНИХ ЕЛЕКТРОННИХ
    КІЛ І ПІДХОДИ ДО ЇЇ РОЗВ’ЯЗКУ 25
    1.1 Процес проектування для аналогових і аналого-цифрових систем 25
    1.1.1 Загальна структура проектування змішаних ІС 25
    1.1.2 Ієрархічна методології аналогового проектування 27
    1.2 Сучасний стан і основні задачі в автоматизації проектування аналогових
    систем 29
    1.2.1 Чисельне моделювання аналогових і змішаних кіл 29
    1.2.2 Символьний аналіз аналогових схем 35
    1.2.3 Синтез і оптимізація аналогових кіл 36
    1.2.4 Методи ієрархічного синтезу 41
    1.3 Схемотехнічне проектування 43
    1.4 Методи аналізу 49
    1.5 Методи оптимізації 50
    1.5.1 Елементи безумовної оптимізації 50
    1.5.2 Умовна оптимізація 54
    1.5.3 Нелінійне програмування 55
    1.6 Схемотехнічне проектування як задача оптимізації 56
    1.7 Задача оптимального управління 58
    1.7.1 Постановка основної задачі оптимального управління 58
    1.7.2 Принцип максимуму 60
    1.7.3 Обговорення застосовності принципу максимуму 62
    1.8 Оптимальне проектування 64
    1.9 Ідея проектування при невиконанні законів Кірхгофа 65
    1.10 Висновки до розділу 1 67
    РОЗДІЛ 2
    ФОРМУЛЮВАННЯ УЗАГАЛЬНЕНОГО ПІДХОДУ ДО ПРОЕКТУВАННЯ ЕЛЕКТРОННИХ КІЛ 69
    2.1 Формалізація задачі проектування кіл при відмові від дотримання законів
    Кірхгофа в процесі оптимізації 69
    2.2 Множина різних стратегій проектування. Структурний базис проектування 74
    2.3 Оцінка числа операцій для різних стратегій проектування 76
    2.4 Формулювання задачі пошуку оптимальної за часом стратегії проектування 81
    2.4.1 Приклад 1 82
    2.4.2 Приклад 2 87
    2.5 Висновки до розділу 2 92
    РОЗДІЛ 3
    ФОРМУЛЮВАННЯ ЗАДАЧИ ПРОЕКТУВАННЯ КІЛ У ТЕРМІНАХ ТЕОРІЇ ОПТИМАЛЬНОГО УПРАВЛІННЯ 93
    3.1 Формалізація процесу проектування кіл на основі теорії управління 93
    3.1.1 Задача проектування в термінах теорії управління 93
    3.1.2 Безперервна форма процесу проектування 95
    3.1.3 Дискретна форма процесу проектування 98
    3.2 Постановка задачі пошуку оптимальної за часом стратегії проектування 99
    3.3 Задача проектування як керований динамічний процес 102
    3.4 Застосування ідей принципу максимуму Понтрягіна для пошуку
    оптимальної стратегії проектування 107
    3.5 Аналіз різних стратегій проектування на основі узагальненої методології 109
    3.5.1 Приклад 1 110
    3.5.2 Приклад 2 113
    3.5.3 Приклад 3 116
    3.5.4 Приклад 4 121
    3.5.5 Приклад 5 123
    3.5.6 Приклад 6 126
    3.6 Висновки до розділу 3 131
    РОЗДІЛ 4
    ЕФЕКТ НАДПРИСКОРЕННЯ ПРОЦЕСУ ПРОЕКТУВАННЯ 132
    4.1 Ефект надприскорення – двовимірна задача 133
    4.2 Ефект прискорення – N-вимірна задача 140
    4.2.1 Пасивне коло із двома вузлами 140
    4.2.2 Пасивне коло із трьома вузлами 142
    4.2.3 Пасивне коло із чотирма вузлами 145
    4.2.4 Пасивне коло з п’ятьма вузлами 147
    4.2.5 Однокаскадний транзисторний підсилювач 149
    4.2.6 Двокаскадний транзисторний підсилювач 151
    4.2.7 Трьохкаскадний транзисторний підсилювач 153
    4.3 Початкова точка процесу проектування. Достатні умови одержання
    ефекту прискорення 156
    4.4 Сепаратриси першого й другого роду. Необхідні й достатні умови
    одержання ефекту прискорення 160
    4.5 Висновки до розділу 4 168
    РОЗДІЛ 5
    ФУНКЦІЯ ЛЯПУНОВА ПРОЦЕСУ ПРОЕКТУВАННЯ 169
    5.1 Процес проектування електронного кола як керована динамічна система 169
    5.2 Функція Ляпунова процесу проектування 172
    5.3 Стійкість і збіжність різних стратегій проектування 175
    5.4 Похідна за часом функції Ляпунова та її застосування для порівняння
    різних стратегій проектування 181
    5.4.1 Приклад 1 182
    5.4.2 Приклад 2 183
    5.4.3 Приклад 3 185
    5.4.4 Приклад 4 187
    5.4.5 Приклад 5 189
    5.4.6 Приклад 6 191
    5.4.7 Приклад 7 192
    5.5 Інтегральна характеристика функції Ляпунова 194
    5.5.1 Приклад 1 196
    5.5.2 Приклад 2 198
    5.5.3 Приклад 3 200
    5.5.4 Приклад 4 202
    5.5.5 Приклад 5 202
    5.5.6 Приклад 6 203
    5.5.7 Приклад 7 204
    5.5.8 Приклад 8 204
    5.6 Висновки до розділу 5 207
    РОЗДІЛ 6
    СТРУКТУРА КВАЗІОПТИМАЛЬНОГО АЛГОРИТМУ ПРОЕКТУВАННЯ 209
    6.1 Аналіз відносної часової похідної функції Ляпунова в координатах t – W
    для визначення оптимальних точок перемикання керуючого вектора 209
    6.1.1 Застосування функції Ляпунова для визначення оптимальних точок
    перемикання керуючого вектора. Приклад 1 209
    6.1.2 Приклад 2 213
    6.1.3 Приклад 3 215
    6.1.4 Приклад 4 217
    6.1.5 Приклад 5 218
    6.1.6 Приклад 6 219
    6.1.7 Приклад 7 221
    6.2 Оптимальна послідовність перемикань керуючого вектора як основа
    оптимального алгоритму 223
    6.2.1 Приклад 1 223
    6.2.2 Приклад 2 227
    6.3 Блок-схема квазіоптимального алгоритму 231
    6.4 Основний критерій ідентифікації оптимальних точок перемикання 232
    6.5 Висновки до розділу 6 237
    РОЗДІЛ 7
    ФОРМУЛЮВАННЯ УЗАГАЛЬНЕНОЇ ПОСТАНОВКИ ЗАДАЧИ ПРОЦЕСУ ПРОЕКТУВАННЯ ЕЛЕКТРОННИХ КІЛ 239
    7.1 Найбільш загальне формулювання процесу проектування кіл на основі
    теорії управління 239
    7.2 Аналіз стратегій структурного базису узагальненої методології. Пасивні
    нелінійні кола 240
    7.2.1 Приклад 1 241
    7.2.2 Приклад 2 243
    7.2.3 Приклад 3 245
    7.2.4 Приклад 4 247
    7.2.5 Приклад 5 249
    7.3 Аналіз стратегій структурного базису узагальненої методології. Активні
    нелінійні кола 252
    7.3.1 Приклад 1 252
    7.3.2 Приклад 2 254
    7.3.3 Приклад 3 257
    7.3.4 Приклад 4 259
    7.3.5 Приклад 5 260
    7.4 Висновки до розділу 7 263
    ЗАГАЛЬНІ ВИСНОВКИ 264
    СПИСОК ВИКОРИСТАНИХ ДЖЕРЕЛ 267
    ДОДАТОК А 289
    ДОДАТОК Б 292








    ПЕРЕЛІК УМОВНИХ ПОЗНАЧЕНЬ, СИМВОЛІВ, ОДИНИЦЬ, СКОРОЧЕНЬ
    І ТЕРМІНІВ

    АЧХ Амплітудна частотна характеристика
    ВІС Великі інтегральні схеми
    ДФП Давідон-Флетчер-Пауелл
    ІС Інтегральні схеми
    МТСП Модифікована традиційна стратегія проектування
    ОП Операційний підсилювач
    ПВІС Понад великі інтегральні схеми
    САПР Система автоматизованого проектування
    ТСП Традиційна стратегія проектування
    ФЧХ Фазова частотна характеристика
    ASIC ІС спеціального призначення
    ASSP Стандартний продукт спеціального призначення
    BiCMOS Біполярний комплементарний метал оксид напівпровідник
    CMOS Комплементарний метал оксид напівпровідник (КМОП)
    DSP Цифрова обробка сигналів
    RF Радіочастотний
    SoC Система на кристалі
    SPICE Програмний симулятор, орієнтований на ІС
    Verilog-A/MS Мова опису апаратури, використовувана для опису і моделювання електронних систем
    VHDL-AMS Мова опису апаратури інтегральних схем
    VSI Стандартний віртуальний інтерфейс









    ВСТУП

    Кожний досвідчений проектувальник рано або пізно опиняється перед задачами проектування, які неможливо розв’язати за допомогою спрощених аналітичних процедур. Перед тим, як з’явилася можливість звертатися по допомогу до комп’ютерних технологій, досить успішно використовувалися наближені підходи, що дозволяють, тією чи іншою мірою, задовольнити всім поставленим специфікаціям і цілям проектування. Інженери-електронники, наприклад, звичайно займалися задачею проектування транзисторних підсилювачів. Починаючи із простих однокаскадних підсилювачів із загальним емітером вони поступово могли проектувати більш розвинені, багатокаскадні підсилювачі з дуже складною конфігурацією, операційні підсилювачі з великим коефіцієнтом підсилення й високоякісні підсилювачі аудіо- й відеосигналів. Вони ефективно застосовували й удосконалювали техніку проектування однокаскадних підсилювачів і способи їх з’єднання для проектування й виробництва великих багатокаскадних систем. Вони перебували в положенні, у якому повинні були брати до уваги, що проектування на папері, що включає прості формули, було можливим тільки у випадку значних спрощень і апроксимацій.
    Звичайно бралися до уваги спрощені, ідеалізовані характеристики транзисторів, що нехтують багатьма суттєвими ефектами. Вибиралися спрощені моделі, що нехтують багатьма деталями, наприклад паразитними ефектами, але, що дають можливість одержати аналітичні залежності, на основі яких будувалася методологія проектування й розроблялися методи розв’язку окремих частинних задач у складі загальної проблеми проектування.
    Загальні тенденції в удосконалюванні сучасних комп’ютерів і комп’ютерних систем сприяли істотному розвитку наших можливостей у задачах інженерного проектування. На найпростішому рівні, комерційні можливості програмного забезпечення для моделювання електронних кіл, дозволили проектувальникам використовувати повні, вичерпні моделі елементів кіл при аналізі електронних пристроїв і систем.
    Інтегральні схеми (ІС) для аналогових і аналого-цифрових сигналів складаються як з аналогових, так і цифрових блоків. Аналогові блоки, як правило, становлять лише 10 15 % компонентів таких змішаних ІС і нових систем-на-кристалі. Але через підвищення рівня інтеграції у кремнієвій технології й зростаючої потреби в адаптації цифрових систем, пов’язаних з неперервно-значним зовнішнім світом, існує зростаюча потреба в Системах Автоматизованого Проектування (САПР), які збільшують продуктивність проектування й поліпшують якість аналогових інтегральних схем, використовуваних в електронних і радіотехнічних пристроях і системах.
    Ринок мікроелектроніки й, зокрема, конкретні застосування мікросхем та загальний їх обсяг характеризуються в цей час високим й все зростаючим ступенем інтеграції завдяки мікросхемам з мільйонами транзисторів. В останні роки, системи, які раніше займали одну або кілька плат були інтегровані на кілька мікросхем, або навіть в один чип (кристал). Прикладами таких систем на кристалі (SoC – System-on-Chip) є однокристальний телевізор або однокристальні камери [1], а також інтегровані телекомунікаційні системи нового покоління, які включають аналогові, цифрові, і, в остаточному підсумку, системи радіочастотного діапазону (RF – Radio Frequency) на одному чипі. Основною технологією для цих систем обрана технологія CMOS (КМОП) через гарне цифрове масштабування, а також BiCMOS, яка використовується, коли це необхідно для аналогових або RF схем. Хоча більшість функцій у таких інтегрованих системах здійснюється за допомогою цифрової обробки сигналів (DSP – Digital Signal Processing), аналогові схеми необхідні на границі між електронною системою і «реальним» світом. Незважаючи на тенденцію заміни аналогових функцій кола цифровими обчисленнями (наприклад, цифрова обробка сигналу замість аналогової фільтрації), є деякі типові функції, які завжди залишаться аналоговими.
    Перша типова аналогова функція проявляється на вході системи: сигнали від датчиків, мікрофонів, антен, провідних систем, і т.п. повинні бути прийняті й посилені до рівня, який дозволяє зробити оцифровку при досить високому рівні співвідношення сигнал-шум. Типові аналогові схеми, використовувані тут, це малошумливі підсилювачі, підсилювачі зі змінним посиленням, фільтри, генератори, змішувачі. Застосування їх можливі в апаратурі збору даних, у тому числі й біомедицинських, в інтерфейсах датчиків, у колах керування технологічними процесами, у телекомунікаційних приймачах (наприклад, телефонні або кабельні модеми, мобільні телефони, приставки і т.д.), у системах запису (наприклад, розпізнавання мови, камери), у системах, що використовують смарт-карти.
    Друга типова аналогова функція проявляється на виході системи: перетворення сигналів із цифрового в аналоговий код, посилення його до рівня, що потребує навантаження, наприклад, у системах привода, антенах, гучномовцях, у провідних системах, без зайвих перешкод. Типові аналогові схеми, використовувані тут, це драйвери й буфери, фільтри, генератори й змішувачі. Застосування їх можливі в керуючих процесах (наприклад, регулятори напруги для двигунів), у телекомунікаційних передавачах, аудіо- й відео (наприклад, CD, DVD, динаміки, телевізори, комп’ютерні монітори і т.д.), і біомедицинських системах (наприклад, слухові апарати ).
    Третій блок можливого застосування аналогових систем це схеми зі змішаними, тобто аналого-цифровими сигналами, це інтерфейси аналогових схем із частиною системи цифрової обробки сигналів. Типові схеми, використовувані тут, це схеми для дискретизації сигналів, аналого-цифрові перетворювачі для амплітудної дискретизації, цифро-аналогових перетворювачів для реконструкції сигналу й петлі фазового автопідстроювання, а також синтезатори частот для часової синхронізації.
    Крім того, вище перелічені системи потребують стабілізації режимів і тому потрібне створення стабілізаторів по струму й напрузі, знову на основі аналогових схем. Нарешті, великі аналогові схеми сьогодні є й високопродуктивними (висока швидкість і низьке енергоспоживання) цифровими схемами одночасно. Типовими прикладами є сучасні мікропроцесори, які, у користувацькому сенсі, подібні аналогових схем, прискорюючи обробку при обмеженій потужності.
    Ясно, що аналогові схеми необхідні у всіх електронних застосуваннях, які взаємодіють із зовнішнім світом і будуть навіть більш розповсюдженими в нашому житті, при подальшому просуванні убік інтелектуальних будинків і бездротових робочих місць у майбутньому.
    Коли обидва типу схем, аналогові й цифрові, необхідні в одній системі, то стає очевидним, що для їх спільного інтегрування, скорочення витрат й підвищення продуктивності, використовуються технології, що дозволяють це зробити. Зростаюча частка ринку ІС змішаних сигналів, що спостерігається сьогодні в сучасних електронних системах для телекомунікацій і побутової електроніки, обчислювальної техніки, і автомобільної промисловості, серед багатьох інших, є прямим результатом більш високого рівня інтеграції. З початку 1990-х років, середній темп росту ринку ІС зі змішаними сигналами був від 15% до 20%. Останні досягнення в області технології CMOS запропонували можливість з’єднати гарні й масштабовані можливості цифрової обробки з адекватною аналоговою обробкою в одному кристалі. Скорочення розмірів CMOS пристроїв до субмікронного рівня дає більш високий рівень системної інтеграції, а також пропонує аналоговий МОП транзистор, продуктивність якого наближається до продуктивності біполярного транзистора. Це пояснює, чому CMOS технологія вибирається сьогодні частіше, і чому інші технології, такі як BiCMOS використовуються тоді, коли дійсно необхідні суттєво кращі характеристики, що є в біполярних пристроїв, наприклад потужність, шум, або спотворювання. Технологія переходу від біполярного до CMOS (або BiCMOS) стала очевидною для більшості застосувань. Навіть у таких областях, як RF, де традиційно GaAs і біполярна технологія були домінуючими, у цей час спостерігається тенденція до BiCMOS і навіть простий CMOS через високу інтеграцію й скорочення витрат. Ці більш високі рівні інтеграції зі змішаними сигналами, однак, також мають цілий ряд нових проблем, які повинні бути враховані в процесі проектування.
    Дійсно, разом зі збільшенням складності схем, різко збільшилася складність конструкцій мікросхем: 1) завдяки інтеграції, усе більше й більше транзисторів об’єднані в ІС, виконуючи аналогові й цифрові функції, яка буде проектуватися разом із вбудованим програмним забезпеченням; 2) нові алгоритми обробки сигналів і відповідні архітектури систем розроблено з метою пристосувати їх до нових необхідних функціональних і експлуатаційних вимог, включаючи енергетику й 3) у зв’язку зі швидким розвитком технологічних процесів, можливі зміни параметрів технологічного процесу повинні бути враховані при розробці всього технологічного циклу. У той же час, для багатьох електронних виробів (ASIC – Application-Specific Integrated Circuit) і (ASSP – Application-Specific Standard Products) ринки додатків характеризуються скороченням життєвого циклу продукції й жорсткістю обмежень часу виходу на ринок. Час виходу на ринок дуже важливий для ASIC і ASSP, які в остаточному підсумку попадають до споживача в телекомунікації або комп’ютерних продуктах: якщо хтось проґавить початок появи на ринку продукції конкурентів, то прибуток може бути упущений.
    Ключем до керування цією зростаючою складністю проектування є використання САПР і засобів верифікації. Сьогодні високошвидкісні робочі станції забезпечують достатню потужність, щоб робити більші й докладні розрахунки можливих варіантів. Щоб прискорити процес проектування аналогових і змішаних ІС, необхідно структурувати методологію й інструменти проектування. Інструменти систем проектування також необхідні для автоматизації багатьох рутинних і повторюваних завдань, усуваючи проектування вручну і надаючи дослідникові більше часу зосередитися на творчих аспектах проектування. ІС звичайно складаються з багатьох однакових блоків, які використовуються в різних конструкціях. Проектування цих повторюваних блоків може бути автоматизоване, щоб зменшити час розробки. Крім того, САПР може збільшити продуктивність конструкторів, навіть для неповторюваних аналогових блоків. Таким чином, аналогові систем проектування і автоматизація схемного розв’язку, імовірно, відіграють ключову роль у процесі проектування нового покоління аналогових і змішаних ІС. І хоча проектування ІС і БІС (Великих Інтегральних Схем) для змішаних сигналів (ASIC) служило первісним імпульсом для активізації зусиль в області досліджень і розвитку аналогових засобів автоматизації проектування, тенденція в технології до повної інтеграції системи на чипі в останні роки надала ще один додатковий стимул для розвитку зусиль по вдосконалюванню систем проектування аналогових пристроїв і систем. Крім того, для таких систем у цей час розробляються нові парадигми проектування, які значно впливають на те, яким чином ми будемо проектувати аналогові блоки. Одним із прикладів є методологія повторного використання макрокомірки проектування системи за рахунок повторного використання м’яких або твердих макроелементів («віртуальні компоненти»), які доступні на ринку як інтелектуальна власність, і які можуть легко бути скомбіновані в реальні системи на основі кремнію якщо вони відповідають стандартним віртуальним інтерфейсам (VSI) [2, 3]. Проте ця методологія знову ставить багато нових обмежень, особливо на аналогові блоки.
    Актуальність теми
    Проблема автоматизації проектування аналогових ІС перетерпіла у своєму розвитку ряд етапів, що вилилися в створення програмних комплексів машинного проектування декількох поколінь. Перше покоління розроблене й впроваджене до 1969 р. і засноване на методах, створених в 60-х рр. В основному це американські програми NET-1, ECAP, NASAP, CIRCUS, NODAL а також вітчизняні ПАЭС-1, СПАЭЛ, АСАМС-Ф. Ці програми для формування математичної моделі схеми використовували метод вузлових напруг і знайшли досить широке поширення. Вони виконували статичний і динамічний аналіз електронних схем і дозволяли аналізувати перехідні процеси.
    В основу програм другого покоління, розроблених в 70-х рр., полягає ідея методу змінних стану. Це програми АФУС, ПАЭС-2 і ін. Недоліком цих програм було перевантаження програм непотрібною інформацією й невідповідність можливостей комп’ютера й класичних чисельних методів інтегрування диференціальних рівнянь. Виходом з цього положення була розробка програм наступного покоління, у яких використовуються неявні методи інтегрування й операції з розрідженими матрицями.
    Сучасні програми машинного проектування (ASTAP, NET-2, SYSCAP-2, SUPER-SCEPTRE, ARIADNA, СПАРС) є системами зв’язаних між собою програм, призначених для виконання окремих задач аналізу й оптимізації. Вони дозволяють аналізувати схеми з більшим числом вузлів і вирішувати задачу вибору оптимальних параметрів схеми.
    Практичні аспекти використання різних методів оптимізації були розвинені для задач проектування електронних схем з урахуванням оптимізації за різними критеріями [4-5]. Фундаментальні проблеми розвитку, розробки структур і питань адаптації САПР розглянуті в ряді робіт [6-9]. Ці ідеї були успішно розвинені й сталі основою для багатьох навчальних і професійних пакетів аналізу й проектування електронних схем [10-16].
    Як стандарт у світовій практиці використовуються розробки системи аналізу й проектування на основі симуляторів SPICE (Simulated Program with Integrated Circuit Emphasis) [10], основна частина яких виконана в Каліфорнійському університеті в Берклі. Є різні модифікації цієї системи як для низькочастотного, так і для високочастотного діапазонів. Іншої популярною системою, використовуваної в задачах аналізу й проектування, що має значний ареал поширення на ринку є Workbench.
    Проте, для аналогових систем ситуація суттєво відрізняється від цифрових ІС. Поки ще не існує надійної комерційної системи, що дозволяє автоматизувати процес проектування аналогових кіл, крім наявності деяких відомих тренажерів, у першу чергу це симулятор SPICE, і можливостей редагування програмних оболонок і супровідних інструментів (наприклад, деякі можливості оптимізації параметрів тренажера, або інструменти перевірки спроектованого макета). Деякі з основних причин відсутності повної автоматизації полягають у тому, що аналогове проектування в цілому сприймається як менш систематизоване, менш формалізоване й більш евристичне й наукомістке по своїй природі, ніж цифрове проектування, і що дотепер не було можливості для аналогових проектувальників установити більш високий рівень абстракції. Проектування інтегральних мікросхем є складним завданням, що вимагає спеціальних знань і навичок схемотехніки, придбаних протягом багатьох років. Різноманітність схем і суперечливих вимог до них, а також різноманітність розмірів відповідних пристроїв також набагато більше, ніж у цифровому випадку. Крім того, аналогові схеми є більш чутливими до не ідеальності характеристик і всім видам ефектів вищого порядку й паразитних збурювань (перешкод, шуми підкладки, шум живлення і т.д.). Ці відмінності від цифрового проектування також пояснюють, чому усередині аналогової системи проектування непросто адаптувати цифрові алгоритми, і чому конкретні розв’язки для аналогових систем повинні бути розроблені, враховуючи парадигму аналогового проектування. Як результат, у зв’язку з відсутністю адекватних і зрілих комерційних аналогових інструментів аналогове проектування сьогодні ще в значній мірі складається з ручної роботи із залученням Spice-моделювання або подібних симуляторів-тренажерів, як оболонки й інтерактивного макета середовища. Цикл проектування аналогових і змішаних ІС залишається довгим і повним помилок. Тому, незважаючи на те, що аналогові схеми звичайно займають лише малу частку від загального об’єму змішаних ІС, їхня розробка часто є вузьким місцем у змішаних системах, як за часом проектування й наукоємності витрат, так і на стадії випробування й появи можливих помилок.
    Підвищення якості електронних продуктів і зменшення часу виходу на ринок визначають необхідність у цей час швидше розробляти інструменти проектування для аналогових систем, щоб допомогти проектувальникам швидко й з першого разу отримувати правильно спроектовану аналогову схему, або навіть автоматизувати як можна більшу кількість завдань самого процесу проектування, де це можливо. Тенденція до більш інтегрованих систем, що містять як аналогові, так і цифрові кола сильно обмежує аналогових проектувальників. Щоб йти в ногу із цифровим світом і повною мірою використовувати можливості, надавані сучасної субмікронною технологією СБИС, істотне підвищення продуктивності в аналоговім проектуванні є серйозною проблемою в галузі. Час розробки й вартість для аналогових кіл від специфікації до успішної реалізації повинний бути різко скороченим. Ризик помилок проектування, що перешкоджають отриманню результату з першого проходу, повинен бути усунутий або істотно мінімізований. По-друге, аналогові інструменти системи проектування повинні також сприяти підвищенню якості результатів готових конструкцій. Перш ніж почати докладну реалізацію схеми, потрібно мати більш високий рівень досліджень і оптимізації системи на рівні архітектури, оскільки розв’язок на цьому рівні має набагато більший вплив на ключові загальні параметри системи, такі як енергоспоживання й площа кристала. Крім того, проекти на більш низьких рівнях повинні бути автоматизованими, де це можливо.
    Незважаючи на відсутність комерційних аналогових інструментів, автоматизація проектування аналогових систем за останні роки була полем глибоких досліджень в академічній і галузевій науково-дослідній діяльності, і, хоча й повільного, але неухильного прогресу [17]. Моделювання в цій області було особливе добре розвинене з появою симулятора SPICE, що привело до розвитку багатьох подібних тренажерів. Розвиток мов опису для апаратури аналогових і змішаних систем, таких як VHDL-AMS [18] і Verilog-A/MS [19] призначене для забезпечення об’єднуючої тенденції, що дозволяє зв’язати різні задачі автоматизації проектування аналогових систем у погоджену основу, яка підтримує більш структуровану аналогову методологію проектування від стадії концепції до стадії виробництва.
    Одним з найважливіших етапів автоматизації проектування аналогових систем є схемотехнічне проектування, здійснюване у вигляді ряду послідовних кроків, основними з яких є синтез кола, аналіз і параметрична оптимізація. Синтез, тобто вибір принципової електричної схеми, яка по припущенню розробника повинна забезпечити виконання всіх необхідних характеристик, до цих пір є швидше мистецтвом, чим наукою. Оптимізація структури проектованої системи є ядром етапу синтезу, але оскільки цей етап пов'язаний з невирішеною проблемою штучного інтелекту, то він в загальному випадку виконується «уручну» і до цих пір не може бути повністю включений в систему проектування.
    Схемотехнічне проектування є найбільш наукоємним по суті завданням і найбільш трудомісткою по числу операцій і витраченому часу частиною. Тому рішенню цієї задачі має бути приділене первинна увага. Основна частина схемотехнічного проектування є конгломератом, що складається з процедури аналізу системи, здійснюваної на кожному кроці процедури параметричної оптимізації. Отже, поліпшення характеристик цих двох складових частин проектування може привести до підвищення якості проектування і скорочення його часу. Завдання аналізу електронних кіл формалізоване і вирішене за допомогою ЕОМ практично без участі розробника. Найбільш важливою умовою формалізації завдання параметричної оптимізації електронної системи є введення цільової функції, за допомогою якої в процесі обчислень можна цілеспрямовано змінювати внутрішні параметри системи, тим самим істотно зменшуючи об’єм обчислень. Проведення оптимізації електронних кіл на ЕОМ пов’язане також з вибором чисельного методу оптимізації. Велика кількість різних видів цільових функцій і чисельних методів, які можна використовувати для одного і того ж завдання оптимізації, вимагає участі розробника в їх виборі. У останньому оптимізація проводиться ЕОМ незалежно від людини, проте, не дивлячись на підвищення продуктивності комп’ютерів, час, потрібний для оптимізації кіл, істотно зростає, унаслідок ускладнення електронних систем і збільшення їх розмірів. Вдосконалення традиційних підходів, пов’язаних з поліпшенням процедур аналізу кіл і вдосконаленням техніки оптимізації, знаходиться, мабуть, на етапі насичення. В той же час далеко не всі можливі ідеї використані для підвищення ефективності методів і систем проектування. Викладені вище за ідею схемотехнічного проектування назвемо умовно відповідними традиційному підходу в тому сенсі, що аналіз кіл, заснований на дотриманні законів Кірхгофа, застосовується на кожному кроці процедури оптимізації.
    При проектуванні електронних схем можливо переформулювання завдання оптимізації схеми без точного дотримання рівнянь зв’язку, тобто законів Кірхгофа, і перша спроба була запропонована в 1975г. у роботі І.С. Каширського [20] при розрахунку кіл живлення транзисторних схем. Цей процес був заснований на ідеї ігнорування законів Кірхгофа для всієї схеми або для її частини. В цьому випадку потрібно було окрім мінімізації раніше певної цільової функції мінімізувати також нев’язку системи рівнянь моделі схеми. У своєму крайньому випадку, коли в нев’язку включалися всі рівняння математичної моделі схеми, тобто коли аналіз математичної моделі не вироблявся, ця ідея була практично реалізована в двох системах проектування (V. Rizzoli, 1990, [21] і E. Ochotta, 1996, [22]). У першому при оптимізації мікрохвильових кіл, і в другій при синтезі великих аналогових кіл. Автори робіт стверджують, що загальний час проектування був істотно скорочений. На відміну від традиційного підходу, що включає аналіз моделі кола на кожному кроці процедури оптимізації, підхід, реалізований в цих системах, не включав аналіз моделі в процесі оптимізації. В процесі розвитку цієї ідеї виявилось, що для вирішення завдання скорочення часу проектування можуть бути притягнені методи теорії оптимального управління і, при цьому, логічно витікає постановка завдання оптимального проектування системи за мінімально можливий час. Для вирішення подібного завдання потрібно було формалізувати на більш високому рівні і узагальнити процес проектування електронної системи.
    Вирішенню цієї проблеми і присвячена ця дисертація. Використання розробленої методології дозволяє в сотні і тисячі разів зменшити час схемотехнічного проектування і таким чином істотно підвищити продуктивність при вирішенні завдань проектування складних систем.
    Зв’язок роботи з науковими програмами, планами, темами
    Робота виконана в Національному технічному університеті України «Київський політехнічний інститут» на кафедрі фізико-технічних засобів захисту інформації Фізико-технічного інституту. Дана робота проводилася в рамках пріоритетного напрямку «Нові комп’ютерні засоби й технології інформатизації суспільства». Інноваційний напрямок роботи: нанотехнології, мікроелектроніка, інформаційні технології, телекомунікації.
    Значна частина результатів була одержана в НТУУ «КПІ» в рамках держбюджетної науково-дослідницької роботи «Методологія прискореного пошуку оптимальних рішень при проектуванні електронних систем», державна реєстрація № 0109U000600, 2009-2010 р.р., а також в рамках гранту Національної Ради з Науки та Технології Мексики (CONACYT), P46510-Y, (2005-2008).
    Мета і завдання дослідження
    Основною метою дисертаційної роботи є побудова узагальненої методології схемотехнічного проектування аналогових електронних кіл на основі формалізації процесу проектування при відмові від дотримання законів Кірхгофа і застосуванні ідей і методів теорії оптимального управління, що дозволяє суттєво зменшити час проектування і, тим самим, підвищити його продуктивність і якість.
    Об’єкт дослідження: великі інтегральні схеми, на основі яких будуються сучасні радіоелектронні пристрої і системи.
    Предмет дослідження: узагальнена методологія оптимального за часом проектування електронних систем і нові наукові дані відносно характеристик, властивостей і структури оптимального алгоритму проектування ВІС.
    Методи дослідження
    Використовується формалізація задачі схемотехнічного проектування при відмові від дотримання законів Кірхгофа; проводиться узагальнення задачі оптимізації електронних схем на основі теорії управління; застосовуються прямий метод Ляпунова і функції Ляпунова для вивчення властивостей оптимального й квазіоптимального алгоритмів проектування, а також методи оптимізації функцій багатьох змінних.
    Наукова новизна одержаних результатів
    У роботі отримані наступні нові наукові результати:
    Обґрунтовано концепцію узагальненого підходу до оптимізації аналогових електронних кіл при відмові від дотримання законів Кірхгофа на кожному кроці процедури оптимізації, що дозволило по-новому формалізувати процес проектування і отримати множину різних стратегій оптимізації.
    Вперше розроблено узагальнену методологію оптимізації електронних кіл на основі теорії управління, одним з головних елементів якої є керуючий вектор, що перерозподіляє витрати процесорного часу між процедурою аналізу кола й процедурою параметричної оптимізації.
    Вперше сформульовано задачу оптимального за часом схемотехнічного проектування електронних кіл як задачу мінімізації функціонала в теорії оптимального управління динамічних керованих систем. Отримана множина різних стратегій оптимізації схеми, що є структурним базисом процесу проектування, є основою для пошуку оптимальних або квазіоптимальних стратегій проектування. При цьому задачу знаходження оптимальної за часом стратегії оптимізації кіл сформульовано як задачу пошуку структури керованої динамічної системи з мінімальним часом перехідного процесу.
    Показано, що традиційний підхід до оптимізації кіл при дотриманні законів Кірхгофа не є оптимальним за часом і що часовий виграш оптимальної або квазіоптимальної стратегії, у порівнянні із традиційною, зростає при збільшенні розмірів і складності кола.
    Виявлено ефект надприскорення процесу оптимізації кіл, що виникає при певному виборі початкової точки в просторі змінних. Виявлено основні складові частини квазіоптимального алгоритму схемотехнічного проектування кіл: ефект надприскорення, необхідна послідовність стратегій оптимізації і оптимальний вибір точок перемикання керуючого вектора.
    Вперше введено поняття функції Ляпунова процесу оптимізації кола і досліджені її властивості, а також характеристики функцій, похідних від неї для різних стратегій оптимізації структурного базису. Доведена наявність строгої кореляції між поведінкою функції Ляпунова деякій стратегії оптимізації й процесорним часом, відповідним до цієї стратегії.
    Розроблено структуру алгоритму, що реалізує квазіоптимальну стратегію проектування і дозволяє отримати прискорення процесу схемотехнічного проектування в сотні й тисячі разів у порівнянні із традиційним підходом.
    Розроблена методологія отримала подальший розвиток при використанні ідеї паралельних обчислень на багатопроцесорних комплексах. При цьому показані унікальні перспективи такого підходу для істотного підвищення продуктивності в проектуванні складних систем.
    Практичне значення одержаних результатів
    Дисертація носить комплексний характер, що включає як теоретико-методологічну частину, яка є основою нової узагальненої теорії оптимального проектування систем, так і практичні методи, які реалізують основні ідеї узагальненої теорії і є основою для подальших розробки й удосконалення систем проектування ВІС. Теоретичні розробки доведені автором до конкретних алгоритмів і програм, що дозволили досліджувати всі питання пов’язані з побудовою узагальненої методології оптимізації аналогових ВІС.
    Розроблені алгоритми і програми були використані при проведенні науково-дослідницьких робіт у акціонерному товаристві закритого типа «Сольвейг» м. Київ, у відкритому акціонерному товаристві «Науково-виробничий центр «Електронні обчислювальні системи» м. Москва, Зеленоград, а також у науково-дослідному інституті «Національний інститут астрофізики, оптики і електроніки» м. Тонанзінтла, Мексика та Автономному університеті Пуебла, Мексика. Результати досліджень були упроваджені в учбовий процес на кафедрі фізико-технічних засобів захисту інформації Фізіко-технічного інституту НТУУ «КПІ».
    Побудовані узагальнена методологія оптимізації кіл і методи, що реалізують ідеї цієї методології, можуть бути основою для розробки нового покоління симуляторів і систем проектування ВІС.
    Особистий внесок здобувача
    Основні результати дисер
  • Список литературы:
  • ЗАГАЛЬНІ ВИСНОВКИ

    1. Інтегральні схеми для аналогових і аналого-цифрових сигналів складаються як з аналогових, так і цифрових блоків. Аналогові блоки, як правило, складають лише 10 –15 % компонентів таких змішаних ІС, проте зусилля, що витрачаються на проектування аналогових блоків істотно вище, ніж в разі проектування цифрових блоків. Підвищення ефективності проектування аналогових ІС, і в першу чергу схемотехнічного проектування, становить одну із пріоритетних задач мікро та наноелектроніки. Від розв’язку цієї задачі в значній мірі залежить прогрес у розробках нових електронних пристроїв і систем, в сучасних інформаційних технологіях і передові позиції в освоєння ринку цих продуктів.
    2. Схемотехнічне проектування, при вибраній топології електронного кола, визначається методологією оптимізації кола. Для підвищення ефективності схемотехнічного проектування важливе залучення нових ідей, що виникають у суміжних науках, і в першу чергу в математиці. Один з головних кроків на цьому шляху пов’язаний з більш загальною формалізацією самого процесу схемотехнічного проектування. (У зв'язку з цим, одним з головних завдань є завдання загальнішої формалізації самого процесу схемотехнічного проектування.)
    3. Формалізація процесу оптимізації електронних кіл при відмові від дотримання законів Кірхгофа приводить до узагальнення процесу схемотехнічного проектування і появи множини різних стратегій оптимізації. При цьому загальноприйнятий підхід до схемотехнічного проектування або, що те ж саме, традиційна стратегія оптимізації електронних кіл, є лише однієї з можливих стратегій цієї множини.
    4. Наявність множини різних стратегій оптимізації електронного кола дозволяє поставити задачу пошуку стратегії оптимізації, що має мінімальний процесорний час.
    5. Показано, що потенційний виграш у часі, який забезпечує оптимальна або квазіоптимальна стратегія проектування в порівнянні із традиційним підходом, зростає зі збільшенням розміру й складності електронної схеми. Однак, для реалізації цього потенційного виграшу, необхідна побудова оптимального алгоритму. Ця задача може бути успішно вирішена на основі застосування ідей і методів теорії оптимального управління.
    6. Введення спеціального керуючого вектора у формулювання процесу оптимізації кола дозволяє узагальнити задачу проектування й сформулювати її в термінах теорії оптимального управління. При цьому керуючий вектор здійснює перерозподіл витрат процесорного часу між двома основними блоками алгоритму схемотехнічного проектування, блоком аналізу кола і блоком параметричної оптимізації. Показане, що такий перерозподіл дозволяє зменшити час оптимізації кола в сотні й тисячі разів при наявності оптимальної структури керуючого вектора.
    7. На основі побудованої узагальненої методології оптимізації електронних кіл виявлений ефект додаткового прискорення процесу оптимізації. Цей ефект проявляється лише в рамках узагальненої методології проектування і є першим необхідним елементом для побудови квазіоптимального за часом алгоритму проектування електронних систем.
    8. Другим необхідним елементом побудови квазіоптимального алгоритму є правильний вибір послідовності стратегій, що складають цей алгоритм. Побудова такої послідовності виявилася можливим на основі двох стратегій, традиційної стратегії оптимізації й модифікованої традиційної стратегії оптимізації.
    9. Третім елементом квазіоптимального алгоритму є правильний вибір точок перемикання з однієї стратегії оптимізації на іншу. Ці точки знаходяться на основі аналізу фундаментальних властивостей процесу оптимізації кола, представленого як керована динамічна система. При цьому пошук оптимального за часом процесу оптимізації електронного кола еквівалентний пошуку мінімального за часом перехідного процесу керованої динамічної системи.
    10. Показано, що задача аналізу часових характеристик різних стратегій проектування пов’язана з більш загальною задачею стійкості й збіжності стратегій оптимізації. Аналіз, проведений на основі прямого методу Ляпунова, шляхом вивчення поведінки функції Ляпунова процесу оптимізації, дозволив виявити суттєву кореляцію між процесорним часом і характеристиками функції Ляпунова.
    11. Виявлено, що для порівняння повного процесорного часу проектування для різних стратегій немає необхідності проводити оптимізацію електронного кола до кінця. Досить зрівняти поведінку функції Ляпунова і її часової похідній на початковому етапі оптимізації, щоб визначити стратегії з найменшим процесорним часом. При цьому більша абсолютна величина нормалізованої похідної функції Ляпунова приводить до меншого повного процесорного часу. Ця властивість говорить про те, що структура оптимального за часом алгоритму проектування повинна базуватися на поведінці цієї функції.
    12. Показано, що додаткові операції й додатковий час, необхідні для ідентифікації оптимальної структури керуючого вектора, є незначними й становлять одиниці відсотків від часу проектування, що відповідає квазіоптимальної стратегії. При цьому повний реальний виграш у часі квазіоптимального алгоритму проектування наближається до виграшу для квазиоптимальної стратегії проектування й становить сотні й тисячі разів для розглянутих задач.
    13. Побудований квазіоптимальний алгоритм реалізує ідеї, розроблені у дисертації й дозволяє, уже в цей час, одержати значний виграш за часом у порівнянні із традиційним підходом в проектуванні.
    14. Перспективи подальшого розвитку даної методології пов'язані з узагальненням більш високого рівня і намічені в останній главі дисертації. При цьому можна чекати ще більшого тимчасового виграшу, оскільки в даний час вже отримані вельми обнадійливі результати.
    15. Результати, отримані в дисертації, можуть бути покращені при використанні багатопроцесорних комплексів і паралельних обчислень, що є ще одним перспективним полем дослідження.
    16. Отримані результати можуть лягти в основу розробки нового покоління симуляторів, що складають ядро САПР електронних кіл і систем.











    СПИСОК ВИКОРИСТАНИХ ДЖЕРЕЛ

    1. Systems-on-a-chip: in IEEE Int. Solid-State Circuits Conf. (ISSCC) : Proceedings. — 1996. — 283 p.
    2. Virtual Socket Interface Architecture Document: Version 1.0. — VSI Alliance, 1997. — 146 p.
    3. Chang H. et al. Surviving the SOC Revolution – A Guide to Platform-Based Design. — Norwell, MA: Kluwer, 1999. — 354 p.
    4. Brayton R.K., Hachtel G.D., Sangiovanni-Vincentelli A.L. A survey of optimization techniques for integrated-circuit design // Proc. IEEE. — 1981. — Vol. 69, N 10. — P. 1334—1362.
    5. Massara R.E. Optimization methods in electronic circuit design. — Harlow : Longman Scientific & Technical, 1991. — 197 p.
    6. Ильин В.И. Интеллектуализация САПР // Изв. высш. учеб. заведений: Радиоэлектроника. — 1987. № 6. — С. 5—13.
    7. Сигорский В.П. Проблемная адаптация в системах автоматизированного проектирования // Изв. высш. учеб. заведений: Радиоэлектроника. — 1988. — № 6. — С. 5—22.
    8. Петренко А.И. Комплексность и адаптивность современных систем автоматизированного проектирования // Изв. высш. учеб. заведений: Радиоэлектроника. — 1988. — № 6. — С. 27—31.
    9. Норенков И.П. Разработка структур САПР // Изв. высш. учеб. заведений: Радиоэлектроника. — 1989. — № 6. — С. 25—29.
    10. Nagel L.W. SPICE2: A computer program to simulate semiconductor circuits — Electronic Research Laboratory, University of California Berkeley, 1975. — 412 p.
    11. Казанджан Н.Н., Калниболотский Ю.М., Романенко Е.А., Гоголева Л.П. Комплекс программ частотного анализа линейных электронных схем // Изв. высш. учеб. заведений: Радиоэлектроника. —1980.— № 6. — С. 99—101.
    12. Ильин В.Н., Бахов В.А., Камнева Н.Ю. Комплекс программ (СПРОС) для расчета и оптимизации схем // Изв. высш. учеб. заведений: Радиоэлектроника. — 1982. — № 6. — С. 65—69.
    13. Трохименко Я.К., Ловкий В.К., Ястребов Н.И., Гребеньков Н.В. Система автоматизированного проектирования аналоговых электронных цепей // Изв. высш. учеб. заведений: Радиоэлектроника. — 1984. — № 6. — С. 95—96.
    14. Афиногенов С.В., Баша А.В., Белостоцкий А.И. Система автоматизированного проектирования изделий микроэлектроники // Изв. высш. учеб. заведений: Радиоэлектроника. — 1987. — № 6. — С. 80—82.
    15. Калниболотский Ю.М., Сундучков К.С., Солодовник А.И. Автоматизированное проектирование электронных схем. — Киев: Техніка, 1987. — 301 с.
    16. Лобур М.В., Теслюк В.М., Керницький А.Б. Гетерогенна система автоматизованого проектування вбудованих систем // Вісник Національного університету "Львівська політехніка": Радіоелектроніка та телекомунікації. — 2005. — № 534. — С. 130—138.
    17. Carley L.R., Gielen G., Rutenbar R., Sansen W. Synthesis tools for mixed-signal ICs: Progress on frontend and backend strategies // IEEE/ACM Design Automation Conf. (DAC), June 1996 : Proceedings. — Las Vegas, USA, 1996. — P. 298—303.
    18. IEEE Standard VHDL 1076.1 Language Reference Manual – Analog and Mixed-Signal Extensions to VHDL 1076: IEEE 1076.1 Working Group, 1997 — 17 p. — (IEEE 1076.1 Working Group).
    19. Verilog-A: Language Reference Manual: Analog Extensions to Verilog HDL: Version 0.1. — Open Verilog International, 1996. — 170 p.
    20. Каширский И.С. Расчет цепей смещения транзисторных схем методом обобщенной оптимизации // Изв. высш. учеб. заведений: Радиоэлектроника. — 1975. — № 5. — С. 88—92.
    21. Rizzoli V., Costanzo A., Cecchetti C. Numerical optimization of broadband nonlinear microwave circuits // IEEE MTT–S Int. Symp., May 1990 : Proceedings. —Vol. 1. — P. 335—338.
    22. Harjani R., Rutenbar R., Carley L.R. OASYS: A framework for analog circuit synthesis // IEEE Trans. Computer-Aided Design. — 1989. — Vol. 8, N 12. — P. 1247—1265.
    23. Ochotta E., Rutenbar R., Carley L.R. Synthesis of high-performance analog circuits in ASTRX/OBLX // IEEE Trans. Computer-Aided Design. — 1996. — Vol. 15, N 3. — pp. 273—294.
    24. Gielen G., Swings K., Sansen W. Open analog synthesis system based on declarative models // Analog Circuit Design / Ed. by J. Huijsing, R. van der Plassche, W. Sansen. — Norwell, MA: Kluwer, 1993. — pp. 421—445.
    25. Donnay S. Using top–down CAD tools for mixed analog/digital ASICs: A practical design case // Kluwer Int. J. Analog Integrated Circuits Signal Processing (Special Issue on Modeling and Simulation of Mixed Analog–Digital Systems). — 1996. — Vol. 10, N 6-7. — P. 101—117.
    26. Chang H. A Top–Down, Constraint-Driven Design Methodology for Analog Integrated Circuits. — Norwell, MA: Kluwer, 1997. — 369 p.
    27. Курейчик В.М. Математическое обеспечение конструкторского и технологического проектирования с применением САПР. — М.: Радио и связь, 1990. — 352 с.
    28. Овчинников В.А. Алгоритмизация комбинаторно-оптимизационных задач при проектировании ЭВМ и систем. — М.: изд-во МГТУ им. Баумана, 2001. — 288 с.
    29. Nagel L., Rohrer R. Computer analysis of nonlinear circuits, excluding radiation (CANCER) // IEEE J. Solid-State Circuits. — 1971. — Vol. SSC-6, N 8. — P. 166–182.
    30. Vladimirescu A. The SPICE Book. — NY : Wiley, 1994. — 432 p.
    31. Saleh R., Antao B., Singh J. Multi-level and mixed-domain simulation of analog circuits and systems // IEEE Trans. Computer-Aided Design. — 1996. — Vol. 15, N 1. — P. 68—82.
    32. Analog and Mixed-Signal Hardware Description Languages / Ed. by A. Vachoux, J. M. Bergé, O. Levia, J. Rouillard. — Norwell, MA: Kluwer, 1997. — 158 p.
    33. Huang X., Gathercole C.S., Mantooth H.A. Modeling nonlinear dynamics in analog circuits via root localization // IEEE Trans. Computer-Aided Design. — 2003. — Vol. 22, N 7. — P. 895—907.
    34. Francken K., Vogels M., Martens E., Gielen G. A behavioral simulation tool for continuous-time/spl Delta//spl Sigma/ modulators // IEEE/ACM Int. Conf. Computer-Aided Design (ICCAD), Nov. 2002: Proceedings. — San Jose, USA, 2002. — P. 229—233.
    35. Tan S. X.-D. Efficient very large scale integration power/ground network sizing based on equivalent circuit modeling // IEEE Trans. Computer-Aided Design. — 2003. — Vol. 22, N 3. — P. 277—284.
    36. Qicheng Y., Sechen C. A unified approach to the approximate symbolic analysis of large analog integrated circuits // IEEE Trans. Cts. Syst.VI: Fund. Th. Appl. — 1996. — Vol. 43, N 8. — P. 656—669.
    37. Vanassche P., Gielen G., Sansen W. Constructing symbolic models for the input/output behavior of periodically time-varying systems using harmonic transfer matrices // IEEE Design Automation and Test in Europe Conf. (DATE), Mar. 2002: Proceedings. — Paris, France, 2002. — P. 279—284.
    38. Hongzhou L., Singhee A., Rutenbar R., Carley L.R. Remembrance of circuits past: Macromodeling by data mining in large analog design spaces // IEEE/ACM Design Automation Conf. (DAC), Jun. 2002: Proceedings. — New Orleans, USA, 2002. — P. 437—442.
    39. Wood J., Root D.E. The behavioral modeling of microwave/RF ICs using non-linear time series analysis // IEEE International Microwave Symposium MTT-S Dig., Jun. 2003: Proceedings. — Philadelphia, USA, 2003. — P. 791—794.
    40. Zadeh L.A., Desoer C.A. A. Linear System Theory: The State-Space Approach, ser. System Science. — NY: McGraw-Hill, 1963. — 528 p.
    41. Feldmann P., Freund R.W. Efficient linear circuit analysis by Pade approximation via the Lanczos process // IEEE Trans. Computer-Aided Design. — 1995. — Vol. 14, N 5. — P. 639—649.
    42. Saad Y. Iterative Methods for Sparse Linear Systems. — Boston, MA: PWS, 1996. — 517 p.
    43. Silveira L.M., Kamon M., Elfadel I., White J. A coordinate-transformed Arnoldi algorithm for generating guaranteed stable reduced-order models of RLC circuits // IEEE/ACM Int. Conf. Computer-Aided Design (ICCAD), Nov. 1996: Proceedings. — San Jose, USA, 1996. — P. 288—294.
    44. Freund R. Passive reduced-order models for interconnect simulation and their computation via Krylov-subspace algorithms // IEEE/ACM Design Automation Conf. (DAC), Jun. 1999 : Proceedings. — New Orleans, USA, 1999. — P. 195—200.
    45. Phillips J., Daniel L., Silveira L.M. Guaranteed passive balancing transformations for model order reduction // IEEE/ACM Design Automation Conf. (DAC), Jun. 2002 : Proceedings. — New Orleans, USA, 2002. — P. 52—57.
    46. Kundert K.S., White J.K., Sangiovanni-Vincentelli A. Steady-State Methods for Simulating Analog and Microwave Circuits. — Boston, MA: Kluwer, 1990. — 272 p.
    47. Roychowdhury J. Analysing circuits with widely-separated time scales using numerical PDE methods // IEEE Trans. Cts. Syst.VI: Fund. Th. Appl. — 2001. — Vol. 48, N 5. — P. 578—594.
    48. Schetzen M. The Volterra and Wiener Theories of Nonlinear Systems. — NY: Wiley, 1980. — 167 p.
    49. Phillips J. Projection-based approaches for model reduction of weakly nonlinear, time-varying systems // IEEE Trans. Computer-Aided Design. — 2000. — Vol. 22, N 2. — P. 171—187.
    50. Li P., Pileggi L. NORM: Compact model order reduction of weakly nonlinear systems // IEEE/ACM Design Automation Conf. (DAC), Jun. 2003: Proceedings. — Anaheim, USA, 2003. — P. 472—477.
    51. Rewienski M., White J. A trajectory piecewise-linear approach to model order reduction and fast simulation of nonlinear circuits and micromachined devices // IEEE/ACM Int. Conf. Computer-Aided Design (ICCAD), Nov. 2001: Proceedings. — San Jose, USA, 2001. — P. 252—257.
    52. Narayan O., Roychowdhury J. Analysing oscillators using multitime PDEs // IEEE Trans. Cts. Syst.VI: Fund. Th. Appl. — 2003. — Vol. 50, N 7. — P. 894—903.
    53. Costantini C., Florian C., Vannini G. VCO behavioral modeling based on the nonlinear integral approach // IEEE Int. Symp. Circuits and Systems, May 2002: Proceedings. — Scottsdale, USA, 2002. — Vol. 2. — P. 137—140.
    54. Vanassche P., Gielen G., Sansen W. Behavioral modeling of coupled harmonic oscillators // IEEE Trans. Computer-Aided Design Integrated Circuits Syst. — 2003. — Vol. 22, N 8. — P. 1017—1026.
    55. Demir A., Roychowdhury J. A reliable and efficient procedure for oscillator PPV computation, with phase noise macromodelling applications // IEEE Trans. Cts. Syst.VI: Fund. Th. Appl. — 2003. — Vol. 50, N 2. — P. 188—197.
    56. Евтушенко Н., Немудров В., Сырцов И. Методология проектирования Систем на кристалле. Основные принципы, методы, программные средства // Электроника: Наука, Технология, Бизнес. — 2003. — № 6. — С. 7—11.
    57. Крутчинский С.Г., Баранов Р.Г. Аналого-цифровые интерфейсы смешанных систем на кристалле // Проблемы разработки перспективных микро- и наноэлектронных систем – 2008: сб. научных трудов / под общ. ред. А. Л. Стемпковского. — М.: ИППМ РАН, 2008. — С. 354—359.
    58. Шагурин И.И., Родионов А.А., Канышев В.О. Проектирование СнК на базе библиотеки IP-блоков GRLIB компании Gaisler Research // Проблемы разработки перспективных микро- и наноэлектронных систем – 2008: сб. научных трудов / под общ. ред. А. Л. Стемпковского. — М.: ИППМ РАН, 2008. — С. 453—457.
    59. Прокопенко Н. Н., Крюков С.В., Хорунжий А.В. Особенности проектирования аналоговых микросхем на транзисторах с малым напряжением Эрли // Проблемы разработки перспективных микро- и наноэлектронных систем – 2008: сб. научных трудов / под общ. ред. А. Л. Стемпковского. — М.: ИППМ РАН, 2008. — С. 324-329.
    60. Casinovi G., Sangiovanni-Vincentelli A. A macromodeling algorithm for analog circuits // IEEE Trans. Computer-Aided Design. — 1991. —Vol. 10, N 2. — P. 150—160.
    61. Antao B., El-Turky F. Automatic analog model generation for behavioral simulation // IEEE Custom Integrated Circuits Conf. (CICC), May 1992: Proceedings. — Orlando, USA, 1992. — P. 12.2.1—12.2.4.
    62. Borchers C., Hedrich L., Barke E. Equation-based behavioral model generation for nonlinear analog circuits // IEEE/ACM Design Automation Conf. (DAC), Sep. 1996 : Proceedings. — Geneva , Switzerland, 1996. — P. 236—239.
    63. Fang S., Tsividis Y., Wing O. SWITCAP: A switched-capacitor network analysis program – Part I: Basic features // IEEE Circuits Syst. Mag. — 1983 — Vol. 5, N 9. — P. 4—10.
    64. Vandewalle J., De Man H., Rabaey J. Time, frequency, and Z-domain modified nodal analysis of switched-capacitor networks // IEEE Trans. Circuits Systems. — 1981. — Vol. CAS-28, N 3. — P. 186—195.
    65. Dias V., Liberali V., Maloberti F. TOSCA: A user-friendly behavioral simulator for oversampling A/D converters // IEEE Int. Symp. Circuits Systems (ISCAS), Jun. 1991: Proceedings. — Raffles City, Singapore, 1991. — P. 2677—2680.
    66. Kundert K. Simulation methods for RF integrated circuits // IEEE/ACM Int. Conf. Computer-Aided Design (ICCAD), Nov. 1997: Proceedings. — San Jose, USA, 1997. — P. 752—765.
    67. Telichevesky R., Kundert K., Elfadel I., White J. Fast simulation algorithms for RF circuits // IEEE Custom Integrated Circuits Conf. (CICC), May 1996: Proceedings. — San Diego, 1996. — P. 437—444.
    68. Crols J., Donnay S., Steyaert M., Gielen G. A high-level design and optimization tool for analog RF receiver front-ends // IEEE/ACM Int. Conf. Computer-Aided Design (ICCAD), Nov. 1995: Proceedings. — San Jose, USA, 1995. — P. 550—553.
    69. Demir A., Sangiovanni-Vincentelli A. Analysis and Simulation of Noise in Nonlinear Integrated Circuits and Systems. — Norwell, MA: Kluwer, 1998. — 425 p.
    70. Gharpurey R., Meyer R. Modeling and analysis of substrate coupling in integrated circuits // IEEE J. Solid-State Circuits. — 1996. — Vol. 31, N 3. — P. 344—353.
    71. Blalack T. Design techniques to reduce substrate noise // Advances in Analog Circuit Design / Ed. by Huijsing, van de Plassche, Sansen. — Norwell, MA : Kluwer, 1999. — P. 193—217.
    72. Costa J., Chou M., Silveira L. Efficient techniques for accurate modeling and simulation of substrate coupling in mixed-signal ICs // IEEE Trans. Computer-Aided Design. — 1999. — Vol. 18, N 5. — P. 597—607.
    73. Charbon E., Gharpurey R., Meyer R., Sangiovanni-Vincentelli A. Substrate optimization based on semi-analytical techniques // IEEE Trans. Computer-Aided Design. — 1999. — Vol. 18, N 2. — P. 172—190.
    74. Gielen G., Wambacq P., Sansen W. Symbolic analysis methods and applications for analog circuits: A tutorial overview // Proc. IEEE. — 1994. —Vol. 82, N 2. — P. 287—304.
    75. Fernández F., Rodríguez-Vázquez A., Huertas J., Gielen G. Symbolic Analysis Techniques—Applications to Analog Design Automation. — Piscataway, NJ : IEEE Press, 1998. — 364 p.
    76. Wambacq P., Fernández F., Gielen G. Efficient symbolic computation of approximated small-signal characteristics // IEEE J. Solid-State Circuits. — 1995. — Vol. 30, N 3. — P. 327—330.
    77. Gielen G., Walscharts H., Sansen W. ISAAC: A symbolic simulator for analog integrated circuits // IEEE J. Solid-State Circuits. — 1989. — Vol. 24, N 12. — P. 1587—1596.
    78. Wambacq P., Gielen G., Kinget P., Sansen W. High-frequency distortion analysis of analog integrated circuits // IEEE Trans. Circuits Systems II. — 1999. —Vol. 46, N 3. — P. 335—345.
    79. Yu Q., Sechen C. A unified approach to the approximate symbolic analysis of large analog integrated circuits // IEEE Trans. Circuits Systems I. — 1996. — Vol. 43, N 8. — P. 656—669.
    80. Starzyk J., Konczykowska A. Flowgraph analysis of large electronic networks // IEEE Trans. Circuits Systems. — 1986. — Vol. CAS-33, N 3. — P. 302— 315.
    81. Guerra O., Roca E., Fernández F., Rodríguez-Vázquez A. A hierarchical approach for the symbolic analysis of large analog integrated circuits // IEEE Design Automation and Test in Europe Conf. (DATE), Mar. 2000: Proceedings. — Paris, France, 2000. — P. 48—52.
    82. El-Turky F., Perry E. BLADES: An artificial intelligence approach to analog circuit design // IEEE Trans. Computer-Aided Design. — 1989. — Vol. 8, N 6. — P. 680—691.
    83. Koh H., Séquin C., Gray P. OPASYN: A compiler for CMOS operational amplifiers // IEEE Trans. Computer-Aided Design. — 1990. — Vol. 9, N 2. — P. 113—125.
    84. Veselinovic P. A flexible topology selection program as part of an analog synthesis system // IEEE Eur. Design Test Conf. (ED&TC), Mar. 1995: Proceedings. — Paris, France, 1995. — P. 119—123.
    85. Harjani R., Shao J. Feasibility and performance region modeling of analog and digital circuits // Kluwer Int. J. Analog Integrated Circuits Signal Processing. — 1996. — Vol. 10, N 1. — P. 23—43.
    86. Крутчинский С. Г. Структурный синтез аналоговых электронных схем. — Ростов-на-Дону : Изд. СКНЦ ВШ, 2001. — 180 с.
    87. Kruiskamp W., Leenaerts D. DARWIN: CMOS opamp synthesis by means of a genetic algorithm // IEEE/ACM Design Automation Conf. (DAC), Jun. 1995 : Proceedings. — San Francisco, USA, 1995. — P. 550—553.
    88. Harvey J., Elmasry M., Leung B. STAIC: An interactive framework for synthesizing CMOS and BiCMOS analog circuits // IEEE Trans. Computer-Aided Design. — 1992. — Vol. 11, N 11. — P. 1402—1416.
    89. Gielen G., Walscharts H., Sansen W. Analog circuit design optimization based on symbolic simulation and simulated annealing // IEEE J. Solid-State Circuits. — 1990. — Vol. 25, N 6. — P. 707—713.
    90. Director S., Rohrer R. Automated network design – The frequency domain case // IEEE Trans. Circuit Theory. — 1969. — Vol. 16, N 8. — P. 330—337.
    91. Петренко А.И., Тимченко А.П., Ладогубец В.В. Эффективный алгоритм решения однокритериальных задач параметрической оптимизации электронных схем // Изв. высш. учеб. заведений: Радиоэлектроника. —1982.— № 6. — С. 29—34.
    92. Петренко А.И., Тимченко А.П., Ладогубец В.В. Сообщение 1. Исследование эффективности решения задач оптимизации электронных схем с помощью метода переменного порядка // Автоматизация и проектирование в электронике : респ. межвед. научн.-техн. сб. — 1983. —Вып. 28. — С. 3—14.
    93. Nye W., Riley D., Sangiovanni-Vincentelli A., Tits A. DELIGHT SPICE: An optimization-based system for the design of integrated circuits // IEEE Trans. Computer-Aided Design. — 1988. — Vol. 7, N 4. — P. 501—518.
    94. Medeiro F. A statistical optimization-based approach for automated sizing of analog cells // IEEE/ACM Int. Conf. Computer-Aided Design (ICCAD), Nov. 1994: Proceedings. — San Jose, USA, 1994. — P. 594—597.
    95. Ochotta E., Mukherjee T., Rutenbar R., Carley L.R. Practical Synthesis of High-Performance Analog Circuits. — Norwell, MA: Kluwer, 1998. — 152 p.
    96. Phelps R., Krasnicki M., Rutenbar R. ANACONDA: Robust synthesis of analog circuits via stochastic pattern search // Custom Integrated Circuits Conf. (CICC), May 1999 : Proceedings. — San Diego, 1999. — P. 567—570.
    97. Krasnicki M., Phelps R., Rutenbar R., Carley L.R. MAELSTROM: Efficient simulation-based synthesis for custom analog cells // IEEE/ACM Design Automation Conf. (DAC), Jun. 1999: Proceedings. — New Orleans, 1999. — P. 945—950.
    98. Батищев Д.И., Неймарк Е.А., Старостин Н.В. Применение генетических алгоритмов к решению задач дискретной оптимизации: учебное пособие. — Нижний Новгород: ННГУ им. Н.И. Лобачевского, 2006. — 85 с.
    99. Курейчик В. В. Генетический поиск при построении связывающих деревьев на этапе проектирования топологии СБИС // Проблемы разработки перспективных микро- и наноэлектронных систем – 2008 : сб. научных трудов / под общ. ред. А. Л. Стемпковского. — М.: ИППМ РАН, 2008. — С. 36—40.
    100. Phelps R., Krasnicki M., Rutenbar R., Carley L.R., Hellums J. A case study of synthesis for industrial-scale analog IP: Redesign of the equalizer/filter frontend for an ADSL CODEC // IEEE/ACM Design Automation Conf. (DAC), Jun. 2000 : Proceedings. — Los Angeles, USA, 2000. — P. 1—6.
    101. Onodera H., Kanbara H., Tamaru K. Operational-amplifier compilation with performance optimization // IEEE J. Solid-State Circuits. — 1990. — Vol. 25, N 2. — P. 466—473.
    102. Crols J., Donnay S., Steyaert M., Gielen G. A high-level design and optimization tool for analog RF receiver front-ends // Int. Conf. Computer-Aided Design (ICCAD), Nov. 1995: Proceedings. — San Jose, USA, 1995. — P. 550—553.
    103. Assael J., Senn P., Tawfik M. A switched-capacitor filter silicon compiler // IEEE J. Solid-State Circuits. — 1988. — Vol. 23, N 2. — P. 166—174.
    104. Gielen G., Franca J. CAD tools for data converter design: An overview // IEEE Trans. Circuits Systems II. — 1996. — Vol. 43, N 2. — P. 77—89.
    105. Director S., Maly W., Strojwas A. VLSI Design for Manufacturing: Yield Enhancement. — Norwell, MA : Kluwer, 1990. — 366 p.
    106. Zhang J., Styblinski M. Yield and Variability Optimization of Integrated Circuits. — Norwell, MA : Kluwer, 1995. — 251 p.
    107. Cohn J., Garrod D., Rutenbar R., Carley L.R. Analog Device – Level Layout Generation. — Norwell, MA: Kluwer, 1994. — 426 p.
    108. Малинаускас К.К. Специальная диаграмма Вороного для построения графа ограничений в задачах топологического проектирования СБИС // Изв. высш. учеб. заведений: Электроника. — 2007.— № 3. — С. 24—31.
    109. Аюпов А.Б. Легализация размещения стандартных ячеек как задача нелинейной оптимизации // Проблемы разработки перспективных микро- и наноэлектронных систем – 2008: сб. научных трудов / под общ. ред. А. Л. Стемпковского. — М. : ИППМ РАН, 2008. — С. 126—131.
    110. Ерзин А.И., Залюбовский В.В., Раха С., Шамардин Ю.В. Глобальная маршрутизация с учетом временных ограничений и трассировочных ресурсов // Проблемы разработки перспективных микро- и наноэлектронных систем – 2008: сб. научных трудов / под общ. ред. А. Л. Стемпковского. — М.: ИППМ РАН, 2008. — С. 146—151.
    111. Huertas J. Test and design for testability of analog and mixed-signal integrated circuits // Selected Topics in Circuits and Systems: Ed. by H. Dedieu. — Amsterdam, The Netherlands: Elsevier, 1993. — P. 77—156.
    112. Analog and Mixed-Signal Test / Ed. by B.Vinnakota. — Englewood Cliffs, NJ: Prentice-Hall, 1998. — 278 p.
    113. Krasnicki M., Phelps R., Rutenbar R.A., Carley L.R. MAELSTROM: Efficient simulation-based synthesis for custom analog cells // IEEE/ACM Design Automation Conf. (DAC), Jun. 1999: Proceedings. — New Orleans, USA, 1999. — P. 945—950.
    114. Phelps R., Krasnicki M., Rutenbar R.A. A case study of synthesis for industrial-scale analog IP: Redesign of the equalizer/filter frontend for an ADSL CODEC // IEEE/ACM Design Automation Conf. (DAC), Jun. 2000: Proceedings. — Los Angeles, USA, 2000. — P. 1—6.
    115. Daems W., Gielen G., Sansen W. Simulation-based generation of posynomial performance models for the sizing of analog integrated circuits // IEEE Trans. Computer-Aided Design. — 2003. — Vol. 22, N 5. — P. 517—534.
    116. De Smedt B., Gielen G. WATSON: Design space boundary exploration and model generation for analog and RF IC design // IEEE Trans. Computer-Aided Design. — 2003. — Vol. 22, N 2. — P. 213—224.
    117. Das I., Dennis J.E. Normal-boundary intersection: A new method for generating the pareto surface in nonlinear multicriteria optimization problems // SIAM J. Optim. — 1998. — Vol. 8, N 3. — P. 631—657.
    118. Chang H., Demir A., Felt E. A top-down, constraint driven design methodology for analog integrated circuits // IEEE Custom Integrated Circuits Conf. (CICC), May 1992: Proceedings. — Boston, USA, 1992. — P. 8.4.1—8.4.6.
    119. Chang H., Charbon E., Choudhury U. A Top-Down, Constraint-Driven Design Methodology for Analog Integrated Circuits. — Boston, MA: Kluwer, 1997. — 345 p.
    120. Hershenson M., Boyd S., Lee T.H. GPCAD: A tool for CMOS opamp synthesis // IEEE/ACM Int. Conf. Computer-Aided Design (ICCAD), Nov. 1998: Proceedings. — San Jose, USA, 1998. — P. 296—303.
    121. Hershenson M., Hajimiri A., Mohan S.S. Design and optimization of LC oscillators // IEEE/ACM Int. Conf. Computer Aided Design (ICCAD), Nov. 1999: Proceedings. — San Jose, USA, 1999. — P. 65 —69.
    122. Fletcher R. Practical Methods of Optimization. — NY: John Wiley and Sons, 1980. — 450 p.
    123. Gill P.E., Murray W., Wright M.H. Practical optimization. — London: Academic Press, 1981. — 509 p.
    124. Polak E. Computational Methods in Optimization. — NY: Academic Press, 1971. — 376 p.
    125. Сигорский В.П., Петренко А.И. Алгоритмы анализа электронных схем. — М.: Сов. Радио, 1976. — 608 с.
    126. Gregory J., Lin C. Constrained Optimization in the Calculus of Variations and Optimal Control Theory. — NY: Van Nostrand Reinhold, 1992. — 452 p.
    127. Rao S.S. Engineering Optimization: Theory and Practice. — Englewood, NY: Wiley-Interscience, Inc., 1996. — 403 p.
    128. Понтрягин Л.С., Болтянский В.Г., Гамкрелидзе Р.В., Мищенко Е.Ф. Математическая теория оптимальных процессов. — М.: Наука, 1969. — 384 с.
    129. Neustadt L.W. Synthesis of Time-Optimal Control Systems // J. of Math. Analysis and Applications. — 1960. — N 1. — P. 484—492.
    130. Rosen J.B. Iterative Solution of Nonlinear Optimal Control Problems // J. SIAM. — 1966. — Control Series A — P. 223—244.
    131. Федоренко Р. П. Приближенное решение задач оптимального управления. — М. : Наука, 1969. — 488 с.
    132. Slotine J.E., Li W. Applied Nonlinear Control. — Englewood Cliffs, NJ: Prentice-Hall, 1991. — 461 p.
    133. Sepulchre R., Jankovic M., Kokotovic P.V. Constructive Nonlinear Control. — NY: Springer-Verlag, 1997. — 532 p.
    134. Sontag E. D. Mathematical Control Theory / E. D. Sontag. — NY: Springer-Verlag, 1998. — 531 p.
    135. Каширский И.С., Трохименко Я.К. Обобщенная оптимизация электронных схем. — К.: Техника, 1979. — 192 с.
    136. Zemliak A. Electronic Circuits Design by General Optimization // Nineteenth Symposium on Mathematical Programming with Data Perturbations – MPDP19, May 1997: Book of Abstracts. — Washington D.C., USA, 1997. — P. 5—6.
    137. Zemliak A. On the Optimal Design of Electronic Systems // Twentieth Symposium on Mathematical Programming with Data Perturbations - MPDP20, May 1998: Book of Abstracts. — Washington D.C., USA, 1998. — P.10—11.
    138. Zemliak A. Optimum Algorithm for Electronic System Design // Second International Conference on Modeling and Simulation of Microsystems – MSM99, April 1999: Proceedings. — San Juan, Puerto Rico, USA, 1999. — P. 326—329.
    139. Zemliak A. System Design Strategy by Optimum Control Theory Formulation // 14th European Conference on Circuit Theory and Design – ECCTD'99, August 1999 : Proceedings. — Stresa, Italy, 1999. — P. 1371—1374.
    140. Zemliak A.M. On Optimal Strategy of System Design (Electronic resource) // 2000 NSF Design & Manufacturing Research Conference, January 2000: Proceedings. — Vancouver, Canada, 2000. — 1 CD.
    141. Zemliak A. One Approach to Analog System Design Problem Formulation // IEEE Int. Sym. on Quality Electronic Design – ISQED2001, March 2001: Proceedings. — San Jose, CA, USA, 2001. — P. 273—278.
    142. Zemliak A. System Design Problem Formulation by Control Theory // IEEE Int. Sym. on Circuits and Systems – ISCAS2001, May 2001: Proceedings. — Sydney, Australia, 2001. — Vol. 5. — P. 5—8.
    143. Zemliak A. M. Analog System Design Problem Formulation by Optimum Control Theory // IEICE Transactions on Fundamentals of Electronics, Communications and Computer Sciences. — 2001. — Vol. E84-A, N 8. — P. 2029—2041.
    144. Zemliak A. Novel Approach to the Time-Optimal System Design Methodology // WSEAS Transactions on Systems. — 2002. — Vol. 1, N 2. — P. 177—184.
    145. Земляк А. М. Проектирования аналоговых цепей методами теории управления. I. Теория // Изв. высш. учеб. заведений: Радиоэлектроника. — 2004. — Т. 47, № 5. — С. 18—28.
    146. Земляк А. М. Проектирования аналоговых цепей методами теории управления. II. Численные результаты // Изв. высш. учеб. заведений: Радиоэлектроника. — 2004. — Т. 47, № 6. — С. 65—71.
    147. Земляк А. М. Проектирование аналоговой системы как управляемый динамический процесс // Нелинейный Мир. — 2006. — Т. 4, № 11. — С. 609—618.
    148. Massobrio G., Antognetti P. Semiconductor Device Modeling with SPICE. — NY: Mc. Graw-Hill, Inc., 1992. — 479 p.
    149. Zemliak A. Super-Acceleration Effect of System Design Process // The 7th International Conference on Mixed Design of Integrated Circuits and Systems, MIXDES 2000, June 2000: Proceedings. — Gdynia, Poland, 2000. — P. 203—208.
    150. Zemliak A. M. Acceleration Effect of System Design Process // IEICE Transactions on Fundamentals of Electronics, Communications and Computer Sciences. — 2002. — Vol. E85-A, N 7. — P. 1751—1759.
    151. Zemliak A. On Start Point Selection for the Time-Optimal System Design Algorithm // IEEE Int. Sym. on Circuits and Systems – ISCAS2002, May 2002: Proceedings. — Scottsdale, USA, 2002. — Vol. IV. — P. 465—468.
    152. Zemliak A. The Structure Determination for the Time-Optimal System Design Algorithm // IEEE Int. Sym. on Circuits and Systems – ISCAS2003, May 2003: Proceedings. — Bangkok, Thailand, 2003. — Vol. IV. — P. 728—731.
    153. Земляк А.М. Анализ эффекта ускорения при проектировании цепей методами теории оптимального управления // Изв. высш. учеб. заведений: Радиоэлектроника. — 2004. — Т. 47, № 7. — С. 52—59.
    154. Земляк А.М., Маркіна Т.М. Ефект прискорення при оптимізації електронних кіл // Вісник Національного технічного університету України «Київський політехнічний інститут» : Радіотехніка-Радіоапаратобудування. — 2010. — Вип. 40. — С. 12—16.
    155. Земляк А. М. Анализ структуры начального приближения и траекторий проектирования аналоговых цепей // Изв. высш. учеб. заведений: Радиоэлектроника. — 2004. — Т. 47, № 12. — С. 3—11.
    156. Zemliak A., Miranda P. Analysis of the Initial Point Separate Surface for the Minimal-Time System Design Process // WSEAS Transactions on Electronics. — 2005. — Vol. 2, N 4. — P. 217—222.
    157. Zemliak A. Analysis of the Start Point and Design Trajectories for Minimal Time System Design // The International XII WorkShop Iberchip 2006, March 2006: Proceedings. — San Jose, Costa Rica, 2006. — P. 75—78.
    158. Zemliak A. Principal aspects of the minimal-time system design methodology // The International Conference on Perspectives on Soviet and Russian Computing – SORUCOM-2006, 3-7 July, 2006 : Proceedings. — Petrozavodsk, Russia, 2006. — P. 149—155.
    159. Zemliak А. М. Separatrix Conception for Trajectory Analysis of Analog Networks Design in Minimal Time // IEICE Transactions on Fundamentals of Electronics, Communications and Computer Sciences. — 2007. — Vol. E90-A, N 8. — P. 1707—1712.
    160. Барбашин Е. А. Введение в теорию устойчивости.— М.: Наука, 1967.— 224 с.
    161. Уткин В. И. Скользящие режимы в задачах оптимизации и управления. — М.: Наука, 1981. — 368 с.
    162. Rouche N., Habets P., Laloy M. Stability Theory by Liapunov’s Direct Method. — N.Y.: Springer-Verlag, 1977. — 377 p.
    163. Zemliak A. M. Circuit Design Process as Dynamic Controllable System // The Experience of Designing and Application of CAD Systems in Microelectronics – CADSM2007: The IXth International Conf., February 2007 : Proceedings. — Lviv-Polyana, Ukraine, 2007. — P. 68—79.
    164. Zemliak A.M., Rios E., Golovin V.A. Circuit Design Process as a Controllable Dynamic System // The 2007 American Control Conference, July 2007: Proceedings. — NY, USA, 2007. — P. 218—219.
    165. Zemliak A., Short M., Siebra C.A. et al. Frontiers in Robotics, Automation and Control: monography / Ed. by A. Zemliak. — Vienna: In-Tech Press, Austria, 2008. — 450 p.
    166. Земляк А.М., Маркина Т.М. Оптимизация электронных цепей как управляемый динамический процесс // Автоматизированные системы управления и приборы автоматики. — 2009. — Вып. 146. — С. 62— 69.
    167. Zemliak A. Main Properties Study of the Time-Optimal System Design Algorithm // WSEAS Transactions on Circuits and Systems. — 2004. — Vol. 3, № 4. — P. 759—764.
    168. Zemliak A. Comparative Analysis of the Different Design Strategies for the Analog Electronic System Design // WSEAS Transactions on Circuits and Systems. — 2004. — Vol. 3, N 2. — P. 294—299.
    169. Zemliak A., Rios E. Stability Analysis of the Design Trajectories for the Generalized System Design Algorithm // WSEAS Transactions on Circuits and Systems. 2005. — Vol. 4, N 2. — P. 78—85.
    170. Zemliak A., Rios. On structure of the time-optimal system design algorithm // WSEAS Trans. Circ. – 2003. – Vol. 2, No. 1. – P. 291–296.
    171. Земляк А. М. Анализ динамических характеристик процесса проектирования аналоговых цепей // Изв. высш. учеб. заведений: Радиоэлектроника. — 2007. — Т. 50, № 11. — С. 26—35.
    172. Zemliak A.M., Rios E. Metodología de diseño optimo en tiempo para circuitos electronicos no lineales // Informacion Tecnologica. – 2005. – Vol. 16, No. 4. – P. 83–90.
    173. Zemliak А.М., Markina T.M. Characteristics of Stability of Different Design Strategies for Analogue Circuit Design // The International IEEE Conference devoted to the 150-anniversary of A.S. Popov – EUROCON2009, May 2009: Proceedings. — St. Petersburg, Russia, 2009. — P. 2010—2015.
    174. Zemliak А.М. Dynamic Characteristics Analysis of Analogue Networks Design Process // IEICE Transactions on Fundamentals of Electronics, Communications and Computer Sciences. — 2009. — Vol. E92-A, N 2. — P. 652—657.
    175. Земляк А.М., Маркіна T.M. Аналіз стійкості різних стратегій оптимізації аналогових кіл // Вісник Національного технічного університету України «Київський політехнічний інститут» : Радіотехніка-Радіоапаратобудування. — 2011. — Вип. 44. — С. 9—15.
    176. Zemliak A. M. Analysis of the Lyapunov Function Characteristics for the Minimal-Time Circuit Design Strategy Prediction // The Experience of Designing and Application of CAD Systems in Microelectronics – CADSM2007: The IXth International Conf., February 2007: Proceedings. — Lviv-Polyana, Ukraine, 2007. — P. 39—45.
    177. Zemliak A.M. Analysis of the Main Properties for a Minimal-Time Circuit Design Process // The Experience of Designing and Application of CAD Systems in Microelectronics – CADSM2007: The IXth International Conf., February 2007: Proceedings. — Lviv-Polyana, Ukraine, 2007. — P. 46—54.
    178. Zemliak A. Analysis of the Lyapunov Function Characteristics for the Minimal-Time Design Strategy // WSEAS Transactions on Circuits and Systems. — 2007. — Vol. 6, N 1. — P. 110—116.
    179. Zemliak A., Minimal-Time System Design Strategy Prediction by Lyapunov Function Analysis // The International XII WorkShop Iberchip 2007, March 2007: Proceedings. — Lima, Peru, 2007. — P. 95—98.
    180. Zemliak A. M. Analysis of Dynamic Characteristics of a Minimal-Time Circuit Optimization Process // International Journal of Mathematic Models and Methods in Applied Sciences. — 2007. — Vol. 1, N 1. — P. 1—10.
    181. Zemliak A. Analysis of a Lyapunov Function Behavior for Different Design Strategies // The 6th WSEAS International Conference on Circuits, Systems, Electronics, Control & Signal Processing – CSECS’07, December 2007: Proceedings. — Cairo, Egypt, 2007. — P. 35—40.
    182. Земляк А. М. Сравнительный анализ функции Ляпунова различных стратегий проектирования аналоговых цепей // Изв. высш. учеб. заведений: Радиоэлектроника. — 2008. — Т. 51, N 5. — С. 3—11.
    183. Земляк А.М., Маркина Т.М. Анализ поведения функции Ляпунова при оптимизации аналоговых цепей // Вісник НТУУ «КПІ», сер. Радіотехніка-Радіоапаратобуд. – 2011. – Вип. 47. – С. 42–49.
    184. Zemliak A. Lyapunov Function Behavior Analysis for Different Design Strategies // The 26th International Conference on Microelectronics – MIEL2008, May 2008: Proceedings. — Nis, Serbia, 2008. — Vol. 2. — P. 463—466.
    185. Земляк А.М., Маркина Т.М. Анализ характеристик оптимального по времени процесса проектирования аналоговых цепей // Прикладная радиоэлектроника. Состояние и перспективы: междунар. конф. по радиоэлектронике, окт. 2008г.: сб. науч. трудов. — Х., 2008. — С. 65—70.
    186. Zemliak A.M. Characteristics of the Lyapunov Function for Some Design Strategies // The Experience of Designing and Application of CAD Systems in Microelectronics – CADSM2009: The Xth International Conf., February 2009: Proceedings. — Lviv-Polyana, Ukraine, 2009. — P. 365—368.
    187. Zemliak A., Torres M., Reyes F., Vergara S., Markina T. Dynamic Characteristics of Different System Design Strategies // IEEE East-West Design & Test Symposium – EWDTS’10, September 2010: Proceedings. — St. Petersburg, Russia, 2010. — P. 300—303.
    188. Земляк А.М. Анализ функции Ляпунова процесса проектирования аналоговых цепей // Проблемы разработки перспективных микро- и наноэлектронных систем – 2010: IV всерос. науч.-техн. конф. МЭС-2010, окт. 2010 г. : сб. науч. трудов. — М., 2010. — С. 108—113.
    189. Zemliak A., Michua A., Markina T. Analysis of a Lyapunov Function Characteristics for Various Strategies of Designing Circuits // The 10th WSEAS International Conference on Electronics, Hardware, Wireless and Optical Communications (EHAC'11), February, 2011: Proceedings. — Cambridge, UK, 2011. — P. 214—219.
    190. Zemliak A., Michua A. Process of Optimization for Analogue Networks using Parallel Computing // The 10th WSEAS International Conference on Electronics, Hardware, Wireless and Optical Communications (EHAC '11), February, 2011: Proceedings. — Cambridge, UK, 2011. — P. 418—423.
    191. Zemliak A. Analysis of Lyapunov Function Characteristics for Different Design Strategies // The Experience of Designing and Application of CAD Systems in Microelectronics (CADSM2011): The XIth International Conf., February 23-25, 2011 : Proceedings. — Lviv-Polyana, Ukraine, 2011. — P. 57—62.
    192. Земляк А.М. Сравнение различных стратегий оптимизации цепей на основе функции Ляпунова // Изв. высш. учеб. заведений: Радиоэлектроника. — 2011. — Т. 54, № 7. — С. 43—50.
    193. Zemliak A., Michua A., Markina T. Lyapunov Function Analysis for Different Strategies of Circuit Optimization // IEEE East-West Design & Test Symposium – EWDTS’11, September 2011: Proceedings. — Sevastopol, Ukraine, 2011. — P. 345—348.
    194. Земляк А.М., Маркина Т.М. Сравнение времени оптимизации цепей для различных стратегий структурного базиса // Вісник НТУУ «КПІ», сер. Радіотехніка-Радіоапаратобуд. – 2012. – Вип. 48. – С. 48–55.
    195. Zemliak A., Michua A. Comparison of Lyapunov Function for Different Strategies of Optimization of Analogue Networks using Parallel Computing // WSEAS Trans. Circ. Syst. – 2011. – Vol. 10, No. 7. – P. 239–249.
    196. Sedra A.S. Smith K.C.: Microelectronic Circuits, — N.Y.: Oxford University Press, Inc., 2004. — 1283 p.
    197. Zemliak A., Rios E. Analysis of the time-optimal system design algorithm structure // WSEAS Trans. Circ. Syst. – 2004. – Vol. 3, No. 10. – P. 2272–2277.
    198. Zemliak A., Miranda P. The quasi optimal design strategy for electronic circuits // WSEAS Trans. Syst. – 2006. – Vol. 5, No. 1. – P. 114–118.
    199. Земляк А.М. Структура минимальной по времени стратегии оптимизации аналоговых цепей // Изв. высш. учеб. заведений: Радиоэлектроника. — 2009. — Т. 52, № 1. — С. 47—56.
    200. Zemliak A.M. On Structure of the Control Vector for Minimal-Time Design Strategy // The Experience of Designing and Application of CAD Systems in Microelectronics–CADSM2009: The Xth International Conf., February 2009: Proceedings. — Lviv-Polyana, Ukraine, 2009. — P. 369—376.
    201. Земляк А.М. Анализ структуры управляющего вектора при проектировании аналоговых цепей // Изв. высш. учеб. заведений: Радиоэлектроника. — 2009. — Т. 52, № 10. — С. 24—35.
    202. Zemliak A., Torres M. On Structure of the Control Vector for Minimal-Time Networks Design Strategy // WSEAS Transactions on Circuits and Systems. — 2009. — Vol. 8, N 12. — P. 905—915.
    203. Zemliak A.M. Structure of the Control Vector for the Minimal-Time Circuit Design Algorithm // The International IEEE Conference devoted to the 150-anniversary of A.S. Popov – EUROCON2009, May 2009: Proceedings. — St. Petersburg, Russia, 2009. — P. 2046—2051.
    204. Zemliak A., Torres M. On Optimal Structure of the Control Vector for the Minimal-Time Circuit Design Process // The 11th WSEAS International Conference on Automatic Control, Modeling and Simulation – ACMOS09, May 2009: Proceedings. — Istanbul, Turkey, 2009. — P. 213—218.
    205. Zemliak A.M., Torres M.A., Markina T.M. Analysis of the Control Vector Optimal Structure for a Minimal-Time Circuit Optimization Process // IEEE East-West Design & Test Symposium – EWDTS’09, September 2009: Proceedings. — Moscow, Russia, 2010. — P. 156—161.
    206. Zemliak A., Torres M., Michua A. Control Vector Optimal Structure for Minimal-Time Networks Optimization // The 4th WSEAS International Conference on Circuits, Systems and Telecommunications – CISST’10, January 2010: Proceedings. — Harvard University, Cambridge, USA, 2010. — P. 77—85.
    207. Zemliak A., Torres M. Analysis of the Switch Points of Control Vector for the Process of Circuit Optimization // The 10th WSEAS International Conference on Electronics, Hardware, Wireless and Optical Communications (EHAC'11), February 2011: Proceedings. — Cambridge, UK, 2011. — P. 220—226.
    208. Zemliak A.M., Shi G., Chauhan R.K. et al. Analog Circuits: Applications, Design and Performance: monography / Ed. by E. Tlelo-Cuautle. — NY: Nova Science Publishers, Inc., USA, 2011. — P. 279.
    209. Земляк А.М. Анализ структуры квазиоптимальной стратегии оптимизации аналоговых цепей // Вісник НТУУ «КПІ», сер. Радіотехніка-Радіоапаратобуд. – 2012. – Вип. 49. – С. 58–65.
    210. Zemliak A. Generalized Formulation of the Analog Circuit Design Process // WSEAS Transactions on Circuits and Systems. — 2004. — Vol. 3, N 3. — P. 603—610.
    211. Zemliak A. Generalized Formulation for Analog System Time-Optimal Design // WSEAS Transactions on Circuits and Systems. — 2005. — Vol. 4, N 12. — P. 1819—1825.
    212. Zemliak A.M., Peña R.D. Nueva Concepción de la Estrategia General de Diseño de Sistemas Analógicos // Informacion tecnologica. — 2005. — Vol. 16, N 6. — P. 37—42.
    213. Zemliak А., Peña R. Network Optimization by Generalized Methodology // WSEAS Transactions on Circuits and Systems. — 2009. — Vol. 8, N 8. — P. 676—685.
    214. Zemliak A., Peña R., Rios E. Generalized Optimization Methodology for System // WSEAS Transactions on Systems. — 2010. — Vol. 9, N 6. — P. 679—688.
    215. Земляк А.М. Обобщенная формулировка задачи проектирования аналоговых цепей // Изв. высш. учеб. заведений: Радиоэлектроника.— 2010.— Т. 53, N 10. — С. 12—23.
    216. Земляк А.М. Анализ зависимости характеристик квазиоптимальной стратегии проектирования от точек переключения управляющего вектора // Автомат. сист. управл. и приборы автоматики. 2012. – Вип. 158. – С . 36–41.
    217. Zemliak A. Generalized Methodology of Second Level for Network Optimization // The Experience of Designing and Application of CAD Systems in Microelectronics (CADSM2011): The XIth International Conf., February 23-25, 2011: Proceedings. — Lviv-Polyana, Ukraine, 2011. — P. 48—56.
  • Стоимость доставки:
  • 100.00 грн


ПОИСК ДИССЕРТАЦИИ, АВТОРЕФЕРАТА ИЛИ СТАТЬИ


Доставка любой диссертации из России и Украины