Методы синтеза композиционных микропрограммных устройств управления с модификацией системы адресации микрокоманд : Методи синтезу композиційних мікропрограмних пристроїв керування з модифікацією системи адресації мікрокоманд

Короткий опис

государственное высшее учебное заведение
«ДОНЕЦКИЙ НАЦИОНАЛЬНЫЙ ТЕХНИЧЕСКИЙ УНИВЕРСИТЕТ»

На правах рукописи

Мирошкин Александр Николаевич

УДК 004.383.3

Методы синтеза композиционных микропрограммных устройств управления с модификацией системы адресации микрокоманд

Специальность 05.13.05 – Компьютерные системы и компоненты

Диссертация на соискание научной степени
кандидата технических наук

                                                                                              Научный руководитель
                                                        Баркалов Александр Александрович
                                                        доктор технических наук, профессор

Донецк, 2012
Содержание
                                                                                                                     Стр.
Перечень условных обозначений................................................................. 4
Введение ........................................................................................................ 5
1 Обзор композиционных микропрограммных устройств управления .. 11
1.1 Принцип микропрограммного управления ................................. 11
1.2 Обзор программируемых логических интегральных схем типа FPGA    14
1.3 Анализ микропрограммных устройств управления..................... 21
1.3.1    КМУУ с общей памятью..................................................... 29
1.3.2    Принцип разделения кодов................................................ 30
1.3.3    Элементаризация ОЛЦ....................................................... 31
1.3.4    Использование преобразователя адреса........................... 33
1.3.5    КМУУ с множественными источниками кодов.................. 37
1.3.6    КМУУ с кэшированием содержимого УП......................... 38
1.3.7    Мультиплексирование сигналов логических условий....... 39
1.3.8    Кодирование выходных функций....................................... 40
1.4 Основные задачи исследований.................................................... 41
Выводы ................................................................................................ 42
2    Разработка методов синтеза композиционных микропрограммных устройств управления с модификацией системы адресации микрокоманд ......... 44
2.1  Синтез композиционного микропрограммного устройства управления с расширением формата микрокоманд.......................................... 44
2.2  Синтез композиционного микропрограммного устройства управления с модификацией операторных линейных цепей алгоритма управления    56
2.3  Методы синтеза композиционных устройств управления с модификацией системы адресации микрокоманд и элементаризацией операторных линейных цепей алгоритма управления ..................................... 64
Выводы ................................................................................................ 77
3   Разработка методов синтеза многоуровневых схем композиционных микропрограммных устройств управления с модификацией системы адресации микрокоманд.......................................................................................... 78
3.1  Синтез КМУУ с мультиплексированием сигналов логических условий   78
3.2  Синтез КМУУ с кодированием выходных функций..................... 89
3.2.1    Максимальное кодирование наборов микроопераций.... 90
3.2.2    Кодирование полей совместимых микроопераций.......... 94
3.3  Обобщенный метод синтеза схем композиционных микропрограммных устройств управления с модификацией системы адресации микрокоманд....................................................................................................... 99
Выводы .............................................................................................. 105
4   Исследования разработанных методик синтеза композиционных микропрограммных устройств управления ...................................... 106
4.1  Разработка VHDL-моделей для исследования структур устройств управления.................................................................................. 106
4.2  Исследования методов синтеза композиционных микропрограммных устройств управления с модификацией системы адресации микрокоманд..................................................................................................... 121
4.3  Разработка алгоритма выбора структуры композиционного микропрограммного устройства управления........................... 134
Выводы................................................................................................ 140
Заключение................................................................................................ 142
Список использованных источников........................................................ 144
Приложение А. Копии актов о внедрении результатов диссертационной работы.................................................................................................................... 154

Перечень условных обозначений

          EMB      –   embedded memory block;
          FGPA    –   field-programmable gate array (программируемая пользователем вентильная матрица);
          LUT       –   lookup-table (таблица поиска);
          VHDL    –   VHSIC (Very high speed integrated circuits) Hardware Description Language;
          БВП       –   блок встроенной памяти;
          ГСА       –   граф-схема алгоритма;
          КМУУ   –   композиционное микропрограммное устройство управления;
          ПЛИС    –   программируемая логическая интегральная схема;
          ОА         –   операционный автомат;
          ОЗУ       –   оперативное запоминающее устройство;
          ОЛЦ      –   операторная линейная цепь;
          ПОЛЦ   –   псевдоэквивалентная операторная линейная цепь;
          ПСТ       –   прямая структурная таблица;
          САПР    –   система автоматизированного проектирования;
          СФА      –   схема формирования адреса;
          УА         –   управляющее устройство;
          УП         –   управляющая память;
          УУ         –   устройство управления.

ВВЕДЕНИЕ

Актуальность темы. Непрерывное развитие средств вычислительной техники выдвигает высокие требования к разрабатываемым устройствам. Устройства должны обладать высокими показателями быстродействия, надежности, минимальными аппаратурными затратами, низкой потребляемой и рассеиваемой мощностями. Кроме того, сам процесс проектирования устройств не должен занимать много времени, иначе устройство морально устареет еще до того, как сойдет с конвейера. В качестве базиса для реализации современных цифровых устройств широко используются программируемые логические интегральные схемы (ПЛИС) типа FPGA (field-programmable gate array). Совместное использование базиса ПЛИС и специализированных систем автоматизированного проектирования (САПР) позволяет значительно увеличить скорость и гибкость процесса проектирования цифровых устройств. Развитие технологии производства интегральных схем и постоянное увеличение сложности цифровых систем определяет актуальность создания новых методов синтеза цифровых устройств.
Обработка данных в вычислительном устройстве выполняется на основе принципа микропрограммного управления, предложенного М. Уилксом в 1951 году [1]. В соответствии с этим принципом любая сложная операция представляется в виде последовательности микрокоманд, состоящих из элементарных действий, называемых микрооперациями. Этот принцип был развит В.М. Глушковым, который предложил концепцию операционного устройства, которое состоит из управляющего (УА)  и операционного (ОА) автоматов [3]. УА вырабатывает последовательность управляющих сигналов, под воздействием которых в ОА выполняются микрооперации. Функционирование УА, которое интерпретирует граф-схему алгоритма (ГСА) управления, может быть описано моделью конечного автомата. Разработкой методов синтеза цифровых устройств управления занимались С.И. Баранов [2, 90], А.А. Баркалов [6, 36, 37], В.А. Скляров [34, 90], В.В. Соловьев [8, 12] и др.
В случае если алгоритм носит линейный характер, целесообразно использование композиционного микропрограммного устройства управления (КМУУ) [36, 37]. Ряд работ посвящен реализации КМУУ в базисе современных ПЛИС [39, 43, 45].
Данная работа посвящена разработке методов синтеза КМУУ, ориентированных на уменьшение аппаратурных ресурсов в логической схеме устройства и реализации в базисе ПЛИС типа FPGA. Отличием данной работы является то, что в процессе синтеза КМУУ используются такие особенности ГСА управления, как наличие классов псевдоэквивалентных операторных линейных цепей, а также наличие в современных микросхемах FPGA конфигурируемых блоков встроенной памяти, которые могут иметь свободные ресурсы.
В работе решается актуальная научная задача разработки новых и совершенствования известных методов синтеза КМУУ, ориентированных на реализацию в базисе FPGA.
Связь работы с научными программами, планами, темами. Диссертационная работа выполнена на протяжении 2009 – 2011 гг. согласно планам научно-исследовательских работ №Н-5-06 «Теория и методы проектирования и тестирования цифровых устройств компьютерных систем» и №Н-26-10 «Теоретичний аналіз і дослідження процесів управління та обробки даних в комп’ютерних системах» кафедры компьютерной инженерии факультета компьютерных наук и технологий ГВУЗ «Донецкий национальный технический университет».
Цель и задачи исследований.
Целью исследования является уменьшение аппаратурных затрат в логической схеме композиционного микропрограммного устройства управления при его реализации в базисе ПЛИС.
Основные задачи исследования. Для достижения поставленной цели в работе необходимо решить следующие задачи:
1.     Анализ особенностей элементного базиса ПЛИС типа FPGA, существующих структур и методов синтеза схем композиционных автоматов управления, ориентированных на реализацию в этом базисе.
2.     Разработка новых структур композиционных устройств управления и соответствующих методов синтеза их схем, основанных на использовании особенностей ГСА управления и свободных ресурсов блоков встроенной памяти микросхем FPGA.
3.     Исследование разработанных структур КМУУ с целью определения областей их наиболее эффективного применения.
4.     Разработка методики выбора структуры КМУУ, логическая схема которой характеризуются минимальным количеством аппаратурных ресурсов, на основе параметров граф-схемы исходного алгоритма управления.
Идея работы заключается в использовании незадействованных ресурсов блоков встроенной памяти микросхем FPGA для хранения кодов классов псевдоэквивалентных операторных линейных цепей.
Объект исследования: синтез композиционных микропрограммных устройств управления.
Предмет исследования: уменьшение аппаратурных затрат в схеме композиционного микропрограммного устройства управления при его реализации в базисе ПЛИС типа FPGA.
Методы исследования. В процессе исследований использованы основные  положения и формальный аппарат теории конечных автоматов, теории множеств, булевой алгебры, прикладной комбинаторики и математической статистики. Проведено компьютерное моделирование с использованием вычислительного кластера, которое показало достоверность теоретических положений.
Научная новизна работы заключается в модификации системы адресации микрокоманд и соответствующих методов синтеза композиционных микропрограммных устройств управления, ориентированных на уменьшение аппаратурных затрат в логической схеме устройства при его реализации в базисе современных ПЛИС типа FPGA.
Научные положения и результаты, выносимые на защиту:
1.     Впервые для композиционных микропрограммных устройств управления с учетом особенностей современного элементного базиса предложены модификации системы адресации микрокоманд за счет поля, которое содержит код класса псевдоэквивалентных операторных линейных цепей.
2.     Разработаны новые структуры композиционных устройств управления с модифицированной системой адресации микрокоманд с использованием поля с кодом класса псевдоэквивалентных операторных линейных цепей, что обеспечивает уменьшение аппаратурных затрат в среднем не менее, чем на 26 % в сравнении с базовыми структурами.
3.      Установленные закономерности между параметрами алгоритма управления и ресурсами FPGA-микросхемы, необходимыми для реализации предложенных в работе устройств управления, позволяют оценивать необходимое количество ресурсов для реализации устройства еще до начала процесса синтеза.
4.     Предложен новый алгоритм решения задачи выбора структуры композиционного микропрограммного устройства управления, который был реализован в созданном программном комплексе автоматизированного синтеза устройств управления.
Практическая значимость полученных результатов заключается в следующем:
-   модификации системы адресации микрокоманд позволяют уменьшить аппаратурные затраты в схеме устройства управления в среднем не менее, чем на 26 % в сравнении со схемой базового КМУУ;
-   использование кодов классов псевдоэквивалентных операторных линейных цепей приводит к уменьшению количества уровней в комбинационной части устройств управления, что сокращает время при формировании выходных функций в среднем в 2,5 раза в сравнении со схемой базового КМУУ;
-   разработан алгоритм решения задачи выбора структуры КМУУ, который реализован в соответствующем программном комплексе автоматизированного синтеза устройств управления, что позволяет уменьшить длительность процесса синтеза от постановки задачи до получения готовой микросхемы, а также вероятность возникновения ошибок в процессе проектирования.
Личный вклад соискателя. Все основные положения и результаты диссертационной работы получены автором самостоятельно.
Обоснованность и достоверность научных результатов подтверждается корректным использованием методов синтеза цифровых автоматов, моделированием разработанных структур, а также использованием предложенных методов при разработке схемотехнических решений и программного обеспечения контроллеров для управления системами автоматизации шахтных подъемных машин, ленточных конвейеров и водоотливных установок с взрывоопасными условиями производства в УкрНИИВЭ; апробациями работы на научных конференциях.
Апробация результатов диссертации. Научные положения и результаты диссертационной работы прошли апробацию и были доложены на следующих научно-технических конференциях и семинарах:
-  международная научно-техническая конференция студентов, аспирантов и молодых ученых "Информатика и компьютерные технологии" (25-27 ноября 2008 г., 24-26 ноября 2009 г., 22-23 ноября 2011 г., г. Донецк);
-  международная научно-техническая конференция «Машиностроение и техносфера XXI века», (2009 г., 2010 г., г. Севастополь);
-  I всеукраинская научно-техническая конференция студентов, аспирантов и молодых ученых «Информационные управляющие технологии и компьютерный мониторинг», (19-21 мая 2010 г., г. Донецк);
-  семинар отдела микропроцессорной техники Института кибернетики им. В.М. Глушкова НАН Украины (27 июня 2012 г., г. Киев).
Публикации. Научные положения изложены в 36 печатных работах, 20 из которых опубликованы в профессиональных изданиях или сборниках научных трудов.
Реализация результатов работы. Предложенные в диссертационной работе методы синтеза композиционных микропрограммных устройств управления использованы при разработке схемотехнических решений и программного обеспечения контроллеров для управления системами автоматизации шахтных подъемных машин, ленточных конвейеров та водоотливных установок с взрывоопасными условиями производства в УкрНИИВЭ; на кафедре компьютерной инженерии ГВУЗ «Донецкий национальный технический университет» при чтении лекций, а также в курсовом и дипломной проектировании.
Структура и объем работы. Диссертационная работа состоит из введения, четырех разделов основной части, заключения и двух приложений, изложенных на 154 страницах текста, содержит 44 рисунка, 31 таблицу, список использованных источников из 91 наименования. 
 

Список літератури

ЗАКЛЮЧЕНИЕ

В диссертационной работе решена актуальная для теории и практики проектирования средств вычислительной техники научно-техническая задача разработки новых моделей устройств управления, а также структур и методов синтеза, порождаемых этими моделями, ориентированных на уменьшение аппаратурных затрат при реализации логической схемы КМУУ в базисе современных микросхем ПЛИС типа FPGA.
В процессе исследований получены следующие результаты:
1.       Выполнен анализ современного элементного базиса ПЛИС типа FPGA, а также существующих структур и методов синтеза композиционных микропрограммных устройств управления, ориентированных на реализацию в этом базисе. Выявлены недостатки известных методов и предложены новые подходы к уменьшению аппаратурных затрат в логической схеме КМУУ, основанные на использовании особенностей ГСА управления и современного элементного базиса FPGA.
2.       Предложены новые структуры композиционных устройств управления, для которых в качестве источника кода для схемы формирования адреса используются коды классов ПОЛЦ, а для хранения соответствующих кодов – незадействованные ресурсы блоков встроенной памяти, что приводит к сокращению аппаратурных затрат в комбинационной части устройства. Наличие незадействованных ресурсов памяти обусловлено тем, что блоки памяти могут быть настроены на различную организацию, при этом количество выходов этих блоков может принимать одно из допустимых значений.
3.       Для выполнения исследований предложенных структур КМУУ была создана система автоматизированного проектирования устройств управления, которая позволяет ряд этапов проектирования выполнять при помощи компьютера, при этом реализация наиболее ресурсоемких этапов может быть возложена на многопроцессорную вычислительную систему (кластер NeClus факультета компьютерных наук и технологий ГВУЗ «Донецкий национальный технический университет»).
4.       Проведенные исследования показали, что синтезированные структуры КМУУ за счет использования кодов классов ПОЛЦ при формировании адресов микрокоманд обеспечивают уменьшение аппаратурных затрат в логической схеме устройств в среднем на 26 % по сравнению с базовыми структурами композиционных микропрограммных устройств управления.
5.       На основе проведенных исследований предложена методика выбора структуры композиционного микропрограммного устройства управления на основе параметров граф-схемы исходного алгоритма. Предложенная методика позволяет до процесса синтеза или после первых его этапов определить структуры устройств управления, логические схемы которых будут характеризоваться наименьшими аппаратурными затратами.

Таким образом, все поставленные задачи решены, и цель исследования достигнута.

Перечень использованных источников

1.            Wilkes M.V. The Best Way to Design an Automatic Calculating Machine (1951, July), Rept. Manchester Univ. Computer Inaug. Conf., Manchester, U.K.
2.            Баранов С.И., Баркалов А.А. Микропрограммирование: принципы, методы применения // Зарубежная радиоэлектроника. – 1984. – №5. – С. 3-29.
3.            Глушков В.М. Синтез цифровых автоматов / В.М. Глушков. – М.:Физматгиз, 1962. – 476 с.
4.            Майоров С.А. Принципы организации цифровых машин / С.А. Майоров, Г.И. Новиков. – Л.: Машиностроение, 1974. – 432 с.
5.            Таненбаум Э. Архитектура компьютеров. 5-е изд., СПб.:Питер, 2007. – 848 с.
6.            Баркалов А.А. Синтез микропрограммных устройств управления / А.А. Баркалов, А.В. Палагин. – Киев: Институт кибернетики им. В.М. Глушкова НАН Украины, 1997. – 135 с.
7.            Woodward M.R. The use of Nassi-Shneiderman charts and supporting tools in software engineering education / Computers & Education, № 0360-1315, – 1987, vol. 11, iss. 4, P. 267–279.
8.            Булатова И.Р. Система функционально-логического проектирования цифровых схем на программируемых логических устройствах / И.Р. Булатова, А.М. Ковальчук, И.В. Лукьянова, Ю.А. Луцик, М.П. Ожигина, Ю.П. Пащенко, О.А. Склярова, И.Д. Скурыдин, В.В. Соловьев // Автоматика и вычислительная техника. – Мн.: Вышейшая школа, 1994. № 22 . – С. 126-129.
9.            Грушвицкий Р.И.  Проектирование  систем  на  микросхемах программируемой  логики / Р.И. Грушвицкий,  А.Х. Мурсаев, Е.П. Угрюмов. – СПб.:БХВ – Петербург, 2002. – 608 с.
10.       Ершов А.П. Алгоритмический язык в школьном курсе основ информатики и вычислительной техники // А.П. Ершов. Микропроцессорные средства и системы. – 1985. – № 2. – С. 48-51.
11.       Бибило П.Н. О реализации  автомата  на  базе  ПЛИС / П.Н. Бибило // Логическое  проектирование. – Минск: ИТК АНБ, 1996. – С. 4-18.
12.       Соловьев В.В. Язык высокого уровня для описания функционирования устройств логического управления / В.В. Соловьев // Автоматика и вычислительная техника. – Минск, Вышейшая школа. 1994. – № 22. – С. 175-179.
13.       Elliotte Rusty Harold. XML 1.1 Bible. Wiley Publishing. – 2004. – 1056 p.
14.       Patent WO/1992/017001. A Field Programmable Gate Array. Laurence H. Cooke, David Marple. Assignor to Crosspoint Solutions, Inc., US.  Filled Oct. 01, 1992. PCT/US1992/001994.
15.       Разработка архитектуры софт-процессора. Режим доступа: www.forth.org.ru/~tile/proc_creating3.htm
16.       Категория: Производители_электроники. Материал из википедии, свободной энциклопедии. Электронный ресурс. Режим доступа: ru.wikipedia.org/wiki/Категория:Производители_электроники (Заглавие с экрана).
17.       Spartan-3A FPGA Family: Data Sheet. Электронный ресурс. Режим доступа: www.xilinx.com/support/documentation/data_sheets/ds529.pdf
18.       Spartan-6 Family Overview. Электронный ресурс. Режим доступа: www.xilinx.com/support/documentation/data_sheets/ds160.pdf
19.       Virtex-II Platform FPGAs: Complete Data Sheet. Электронный ресурс. Режим доступа: xilinx.com/support/documentation/data_sheets/ds031.pdf
20.       Virtex-6 Family Overview. Электронный ресурс. Режим доступа: www.xilinx.com/support/documentation/data_sheets/ds150.pdf
21.       7 Series FPGAs Overview. Электронный ресурс. Режим доступа: xilinx.com/support/documentation/data_sheets/ds180_7Series_Overview.pdf
22.       Cyclone II Device Handbook, Vol. 1. Электронный ресурс. Режим доступа: www.altera.com/literature/hb/cyc2/cyc2_cii5v1.pdf
23.       Cyclone V Device Family Advance Information Brief. Электронный ресурс. Режим доступа: altera.com/products/devices/cyclone-v-fpgas/overview/cyv-overview.html
24.       Stratix II Device Handbook, Vol. 1. Электронный ресурс. Режим доступа: www.altera.com/literature/hb/stx2/stx2_sii5v1.pdf
25.       Stratix V FPGA Family Overview. Электронный ресурс. Режим доступа: www.altera.com/products/devices/stratix-fpgas/stratix-v/overview/stxv-overview.html
26.       Arria II Device Handbook. Vol. 1: Device Interfaces and Integration. Электронный ресурс. Режим доступа:  www.altera.com/literature/hb/arria-ii-gx/arria-ii-gx_handbook.pdf
27.       Arria V Device Family Advance Information Brief. Электронный ресурс. Режим доступа:  www.altera.com/literature/hb/arria-v/av_51001.pdf
28.       FPGA | Programmable Logic Devices | System Critical FPGAs – Actel. Электронный ресурс. Режим доступа: actel.com/products/devices.aspx (Загл. с экрана)
29.       Field Programmable Gate Array. Электронный ресурс. Режим доступа:  www.atmel.com/products/FPGA (Загл. с экрана)
30.       LatticeXP2™ Family Handbook. Электронный ресурс. Режим доступа: www.latticesemi.com/dynamic/view_document.cfm?document_id=24315
31.       Закревский А.Д. Языки логического управления / А.Д. Закревский. – Минск: Ин-т кибернетики АН БССР, 1988. – 54 с.
32.       Лазарев В.Г. Синтез управляющих автоматов / В.Г. Лазарев, Е.И. Пийль – М.: Энергоатомиздат, 1989. – 328 с.
33.       Бибило П.Н. Синтез комбинационных ПЛМ-структур для СБИС / П.Н. Бибило. – Минск: Наука и техника, 1992. – 232 с.
34.       Кирпичников В.М. Синтез микропрограммных автоматов по граф-схемам алгоритмов с малым числом условных вершин / В.М. Кирпичников, В.А. Скляров // УсиМ. – 1978. – № 1. – С. 77-83.
35.       Новиков Г.И. Оценка эффективности паралленльной выборки микрокоманд/ Г.И. Новиков // Известия вузов СССР. Приборостроение. – 1974. – № 2. – С. 71-73.
36.       Баркалов А.А. Микропрограммное устройство управления как композиция автоматов с программируемой и жесткой логикой / А.А. Баркалов // АВТ. – 1983. – № 4. – С. 42-50.
37.       Баркалов А.А. Синтез устройств управления на программируемых логических устройствах. – Донецк: ДонНТУ, 2002 – 262 с.
38.       Barkalov A., Titarenko L. Logic Synthesis for Compositional Microprogram Control Units. – Berlin: Springer, 2008. – 272 pp.
39.       Реализация композиционного микропрограммного устройства управления на FPGA / А.А. Баркалов, Р. Вишневский, К.Н. Ефименко  // Радиоэлектроника. Информатика. Управление. – 2005. – №2. – С. 127‑131.
40.       Оптимизация композиционного микропрограммного устройства управления с элементарными операторными линейными цепями / А.А. Баркалов, А.А. Красичков, Халед Баракат // Радиоэлектроника и информатика. – 2006. – №2. – С. 50-54.
41.       Оптимизация логической схемы композиционного микропрограммного устройства управления / А.А. Баркалов, Аль-Рабие Аднан, А.А. Красичков // Радиоэлектроника. Информатика. Управление. – 2002. – №2. – С. 54-57.
42.       Преобразование адресов в композиционном микропрограммном устройстве управления с разделением кодов / А.А. Баркалов, Р.В. Мальчева, Халед Баракат // Радиоэлектроника. Информатика. Управление. – 2006. – №2 (16). – С. 9-13.
43.       Баркалов А.А. Синтез микропрограммных автоматов на заказных и программируемых СБИС / А.А. Баркалов, Л.А. Титаренко. – Донецк: ДонНТУ, Технопарк ДонНТУ УНИТЕХ, 2009. – 336 с.
44.       Barkalov A., Titarenko L. Logic synthesis for FSM-based control units. – Berlin: Springer, 2009. – 233 pp.
45.       Approach to realization of compositional microprogram control unit with code converter on custom-made matrix / A.A. Barkalov, I.J. Zelenyova, A.N. Miroshkin, Hathot Biayrek // Наукові праці Донецького національного технічного університету. Серія «Інформатика, кібернетика та обчислювальна техніка». Випуск 11 (164). Донецьк, ДВНЗ ДонНТУ, – 2010 р., С. 71–74.
46.       Synthesis of compositional microprogram control units with sharing codes and address decoder / R. Wiśniewski, A.A. Barkalov, L. Titarenko // Proceedings of the International Conference on Mixed Design of Integrated Circuits and Systems, MIXDES 2006, art. no. 1706607, pp. 397-400.
47.       Оптимизация схемы композиционного микропрограммного устройства управления с разделением кодов / А.А. Баркалов, Р.В. Мальчева, А.А. Красичков, Халед Баракат // Радиоэлектроника и информатика. – 2006. – №1. – С. 46-50.
48.       Optimization of Control Memory Size of Control Unit with Codes Sharing / A. Barkalov, M. Kołopieńczyk, L. Titarenko // Proceedings of the International Conference on Mixed Design of Integrated Circuits and Systems, MIXDES 2006, art. no. 1706598, pp. 354-358.
49.       Optimization of control memory size of control unit with codes sharing / A. Barkalov, M. Kołopieńczyk, L. Titarenko // The Experience of Designing and Application of CAD Systems in Microelectronics - Proceedings of the 9th International Conference, CADSM 2007, art. no. 4297535, pp. 242-245.
50.       Уменьшение емкости управляющей памяти композиционного микропрограммного устройства управления / А.А. Баркалов, Е.В. Струнилин, В.Н. Струнилин // Наукові праці Донецького національного технічного університету. Серія «Інформатика, кібернетика і обчислювальна техніка». Випуск 13 (185). – Донецьк: ДонНТУ, 2011. – С. 98-102.
51.       Design of CMCU with EOLC and encoding of collections of microoperations / A. Barkalov, M. Kołopieńczyk, L. Titarenko // Proceedings of the 14th International Conference "Mixed Design of Integrated Circuits and Systems", MIXDES 2007, art. no. 4286163, pp. 262-265.
52.       Оптимизация емкости управляющей памяти  композиционного устройства управления с преобразованием кодов операторных линейных цепей / А.А. Баркалов, С.А. Ковалев, Р.В. Мальчева, А.А. Красичков // «Практика и перспективы развития партнерства в сфере высшей школы»: Материалы восьмого научно-практического семинара. Донецк, ДонНТУ, 17-20 апреля 2007 г. Т.3. – С. 14-25.
53.       Synthesis of compositional control unit with modified operational linear chains /  A.A. Barkalov, L. Titarenko, J. Bieganowski // Experience of Designing and Application of CAD Systems in Microelectronics – Proceedings of the 10th International Conference, CADSM 2009, art. no. 4839800, pp. 182-185.
54.       Уменьшение аппаратурных затрат в устройстве управления с преобразователем адреса микрокоманды / А.А. Баркалов, Л.А. Титаренко, А.С. Лаврик. // Управляющие системы и машины. – 2009 г. – №5. – С. 52‑61.
55.       Optimization of control units with code sharing / Alexander Barkalov, Larysa Titarenko, A.S. Lavrik // W: Proceedings of IEEE East-West Design & Test Symposium – EWDTS'09. Moscow, 2009. – Moscow: The Institute of Electrical and Electronics Engineers, Inc., 2009, s. 27–30 [CD-ROM]
56.       Optimization of the circuit of compositional microprogram control unit with mutual memory / R. Wiśniewski, A.A. Barkalov, L. Titarenko // The Experience of Designing and Application of CAD Systems in Microelectronics – Proceedings of the 9th International Conference, CADSM 2007, art. no. 4297537, pp. 251-255.
57.       Оптимизация схемы КМУУ с  преобразователем адреса микрокоманд / А.А. Баркалов, Л.А. Титаренко, К.Н. Ефименко, Я.М. Липински // Научные труды Донецкого национального университета. Серия "Проблемы моделирования и автоматизации проектирования динамических систем". Выпуск 9 (179): Донецк:ДонНТУ, 2011. С. 26‑35.
58.       Разделение матрицы термов при реализации схемы композиционного микропрограммного устройства управления с общей памятью / А.А. Баркалов, И.Я. Зеленёва, С.А. Цололо, Х. Байрак // Научные труды Донецкого национального университета. Серия "Проблемы моделирования и автоматизации проектирования динамических систем". Выпуск 9 (179): Донецк: ДонНТУ, 2011. С. 103-110.
59.       Использование кэш-памяти в микропрограммных управляющих автоматах / А.А. Баркалов, Р.М. Бабаков, Кхальфауи Нежиб бен Хамади // Труды Одесского политехнического университета, ISSN 2076-2429. Вып. 2 (26), 2006 г. С. 94-96.
60.       Организация композиционных микропрограммных устройств управления с разделением кодов и кэш-памятью / А.А. Баркалов, С.А. Ковалев, Р.М. Бабаков, Д.В. Николаенко // Штучний інтелект. – 2007. – № 3. – С. 135-138.
61.       Метод синтеза композиционного микропрограммного устройства управления с разделением кодов и кэшированием / А.А. Баркалов, С.А. Ковалев, Р.М. Бабаков, Д.В. Николаенко // Штучний інтелект. – 2008. – № 2. – С. 59-64.
62.       Каган Б.М. Электронные вычислительные машины и системы: Учеб. пособие для вузов. – 3-е изд., перераб. и доп. – М.: Энергоатомиздат, 1991. – 592 с.
63.       Зотов В.Ю. Проектирование цифровых устройств на основе ПЛИС фирмы XILINX в САПР WebPACK ISE. – М.: Горячая линия–Телеком, 2003. – 624 с.
64.       Зотов В.Ю. Проектирование встраиваемых микропроцессорных систем на основе ПЛИС фирмы XILINX. – М.: Горячая линия–Телеком, 2006. – 522 с.
65.       Средства проектирования и программирования фирмы Altera. Электронный ресурс. Режим доступа: www.altera.ru/cgi-bin/go?19
66.       Краткий обзор основных средств проектирования фирмы Xilinx. Электронный ресурс. Режим доступа: electrosnab.ru/xilinx/Xilinx_2.htm
67.       Еркин А. Обзор современных САПР для ПЛИС. // Журнал «Chip News» #10-11, 2008 г. Электронный ресурс. Режим доступа: chip-news.ru/archive/chipnews/200810/Article_05.pdf
68.       Баркалов А.А. Синтез операционных устройств / Баркалов А.А. // Донецк: РВА ДонНТУ, 2003. – 305 с.
69.       Rom-based FSM implementation using input multiplexing in FPGA devices // R. Senhadji Navarro, I. Garcia Vargas, G. Jimenez Moreno. / (2004). Electronics letters, 40(20), pp. 1249-1251.
70.       Замена логических условий в композиционном микропрограммном устройстве управления с разделением кодов / А.А. Баркалов, И.Я. Зеленёва, А.Н. Мирошкин // Материалы Десятого научно-практического семинара "Практика и перспективы развития партнерства в сфере высшей школы". В 2-х томах. Т. 1 – Донецк: ДонНТУ, 2009. – С. 172-181.
71.       Модификация алгоритма кодирования полей совместимых микроопераций. / А.А. Баркалов, Я.Е. Визор, А.Н. Мирошкин // Управляющие системы и машины. – 2009. – № 6. – С. 50-55.
72.       Лазарев В.Г., Пийль Е.И. Синтез управляющих автоматов. - М.:Энергия, 1978. – 408 с.
73.       Закревский А.Д. Алгоритмы синтеза дискретных автоматов. М., «Наука», 1971. – 229 с.
74.       Ипатов М.Е. Способ минимального кодирования микрокоманд при размещении микропрограмм в ПЗУ. – «Известия вузов. Приборостроение», 1972, т. XV, № 3, с. 66‑69.
75.       Maestini P. Read-only memory reduction by segmentation. – «Electronic letters», 1970, v. 6, N 4, p. 222‑241.
76.       Компьютеры на СБИС: В 2-х кн. Кн. 1: Пер. с япон. / Мотоока Т., Томита С., Танака Х. и др. – М.: Мир, 1988. – 392 с.
77.       VHDL – язык описания аппаратуры. Электронный ресурс. Режим доступа: http://allhdl.ru/vhdl.php (Загл. с экрана).
78.       Бибило П.Н. Основы языка VHDL. Изд. 3-е, доп. – М.Ж Издательство ЛКИ, 2007. – 328 с.
79.       VHDL. Справочное пособие по основам языка. Бабак В.П., Корченко А.Г., Тимошенко Н.П., Филоненко С.Ф. – Москва, «Додэка XXI», 2008. – 224 с.
80.       VHDL. Эффективное использование при проектировании цифровых систем: Бибило П.Н., Авдеев Н.А. – Санкт-Петербург, «Солон-Пресс», 2006 г. – 344 с.
81.       Армстронг Дж.Р. Моделирование цифровых систем на языке VHDL: Пер с англ. – М.: Мир, 1992. – 175 с.
82.       Суворова Е.А., Шейнин Ю.Е. Проектирование цифровых систем на VHDL. – СПб.: БХВ-Петербург, 2003. – 576 с.
83.       Поляков А.К. Языки VHDL и VERILOG в проектировании цифровой аппаратуры. М.: СОЛОН – Пресс, 2003. – 320 с
84.       Verilog – язык проектирования аппаратуры. Электронный ресурс. Режим доступа: http://allhdl.ru/verilog.php (Загл. с экрана).
85.       Lilja D.L., Sapatnekar S.S. Designing Digital Computer Systems with Verilog. Cambridge University Press, – 2007. – 176 p.
86.       Семенец В.В., Кривуля Г.Ф. и др. VHDL для проектирования компьютерных систем. – Х.:ХНУРЭ. – 2002. – 156 с.
87.       Семенец В.В., Хаханова И.В., Хаханов В.И. Проектирование цифровых систем с использованием языка VHDL. – Х:ХНУРЭ. – 2003. – 492 с.
88.       ISE WebPACK Software. Electronic recourse. Access mode: http://www.xilinx.com/products/design-tools/ise-design-suite/ise-webpack.htm (Title from the screen).
89.       Осваиваем Xilinx ISE. ПЛИС. Сообщество EasyElectronics.ru. Электронный ресурс. Режим доступа: http://we.easyelectronics.ru/plis/osvaivaem-xilinx-ise.html (Заглавие с экрана)
90.       Баранов С.И., Скляров В.А. Цифровые устройства на программируемых БИС с матричной структурой. Москва, Радио и связь, 1986. – 272с.
Проектирование реконфигурируемых систем [Текст] : Монография / А.В. Палагин [и др.] ; Нац. акад. наук Украины, Ин-т кибернетики им. В.М. Глушкова, Восточноукр. нац. ун-т им. В. Даля. – Луганск : ВНУ, 2011. – 431 с. : ил. – Библиогр. в конце разд. – ISBN 978-966-590-918-7