Чернышов Семен Владимирович Повышение быстродействия логических схем за счет выявления неисправностей задержек путей с последующим их маскированием и определения ложных путей (на основе использования операций над ROBDD-графами)

Краткое описание

Чернышов Семен Владимирович Повышение быстродействия логических схем за счет выявления неисправностей задержек путей с последующим их маскированием и определения ложных путей (на основе использования операций над ROBDD-графами)
ОГЛАВЛЕНИЕ ДИССЕРТАЦИИ
кандидат наук Чернышов Семен Владимирович
Введение

1 Основные понятия и определения

1.1 Комбинационные схемы

1.1.1 Логические элементы

1.1.2 Комбинационные логические сети

1.1.3 Задачи анализа и синтеза

1.2 Определение автомата

1.2.1 Таблицы переходов и выходов

1.2.2 Диаграммы переходов

1.2.3 Триггеры

1.3 Канонические уравнения

1.4 БОБ-графы

1.4.1 КОВБО-графы

2 Поиск ложных путей с использованием операций над КОБОБ-графами

2.1 Поиск ложных путей в комбинационной схеме

2.1.1 Обнаружение неисправностей задержек пути

2.1.2 Булевы разности

2.1.3 Вычисление булевой разности для пути а

2.1.4 Вычисление булевой разности для пути с использованием операций над ROBDD-графами

2.2 Поиск ложных путей в последовательностной схеме

2.2.1 Разделение множества векторов Я (ОраЛ) на два подмножества

2.2.2 Обнаружение существования последовательности, доставляющей тестовую пару для не робастно тестируемой неисправности задержки пути

2.3 Экспериментальные результаты

2.4 Выводы по главе

3 Построение последовательностей, обнаруживающих робастно тестируемые неисправности задержек путей

3.1 Робастно тестируемые неисправности задержек путей

3.2 Получение тестовых пар соседних наборов для робастно тестируемых неисправностей задержек пути с использованием операций над ЯОВОВ-графами

3.3 Некоторые свойства тестовых пар соседних наборов для робастно тестируемых неисправностей задержек путей

3.4 Алгоритмы построения последовательности, обнаруживающей робастно тестируемую неисправность задержки пути в схеме с памятью

3.5 Результаты экспериментов

3.6 Выводы по главе

4 Маскирование неисправностей задержек путей

4.1 Коррекция комбинационной схемы с помощью маскирующей подсхемы101

4.2 Использование булевой разности для вычисления М1С и

4.3 Экспериментальные результаты

4.4 Выводы по главе

Заключение

Список использованной литературы