Поперечный Павел Сергеевич Исследование и разработка высокоскоростных устройств помехоустойчивого кодирования с регулируемой корректирующей способностью на основе модифицированных блочных кодов

Краткое описание

Поперечный Павел Сергеевич Исследование и разработка высокоскоростных устройств помехоустойчивого кодирования с регулируемой корректирующей способностью на основе модифицированных блочных кодов

ОГЛАВЛЕНИЕ ДИССЕРТАЦИИ

кандидат наук Поперечный Павел Сергеевич

Список сокращений

Введение

Глава 1. Анализ методов, алгоритмов и аппаратных устройств кодирования/декодирования блочных кодов

1.1. Помехоустойчивое кодирование - важнейший раздел теории информации

1.2. Классификация кодов

1.3. Различные виды блоковых кодов

1.4. Коды БЧХ

1.4.1. Кодирование БЧХ кодов

1.4.2. Декодирование БЧХ кодов

1.4.3. Проблемы практической реализации кодека БЧХ

1.5. Коды Рида-Соломона

1.5.1. Построение кодера кодов Рида-Соломона

1.5.2. Декодирование кодов Рида-Соломона

1.5.3. Проблемы практической реализации кодека РС

1.6. Коды с малой плотностью проверок на четность (ЬБРС)

1.6.1. Кодирование кодов ЬБРС

1.6.2. Декодирование кодов ЬБРС

1.6.3. Проблемы практической реализации декодера ЬБРС

1.7. Особенности реализации устройств помехоустойчивого кодирования в составе систем на кристалле (СнК)

1.7.1. Маршрут проектирования СнК

1.7.2. Реализация устройств в виде СФ-блоков

1.7.3. Верификация СФ-блоков

1.8. Выводы

Глава 2. Исследование возможностей построения высокоскоростных реконфигурируемых устройств помехоустойчивого кодирования на основе

блоковых кодов

2.1. Параллельный кодек БЧХ с реконфигурируемой корректирующей способностью

2.1.1. Структура кодера БЧХ с реконфигурируемой корректирующей способностью

2.1.2. Структура кодера БЧХ для обработки данных в параллельном виде

2.1.3. Реконфигурируемый декодер БЧХ для обработки данных в параллельном виде

2.2. Реконфигурируемый кодек для кодов Рида-Соломона

2.2.1. Применение цифровой фильтрации для построения кодера РС с настраиваемой исправляющей способностью

2.2.2. Применение цифровой фильтрации для построения кодера БЧХ с настраиваемой исправляющей способностью

2.2.3. Построение реконфигурируемого декодера кодов РС

2.3. Полиномиальный модулярный умножитель в устройствах помехоустойчивого кодирования

2.3.1. Умножение полиномов в расширенном поле Галуа

2.3.2. Применение системы остаточных классов в полиномиальной арифметике

2.3.3. Обратное преобразование

2.4. Модель канала с пакетными ошибками для сравнительной оценки корректирующей способности кодов РС и БЧХ

2.4.1. Эквивалентные коды БЧХ и РС для применения в носителях информации

2.4.2. Оценка корректирующей способности блочных кодов при исправлении пакетных ошибок

2.5. Оптимизация алгоритма шт^иш для декодирования кодов ЬБРС

2.6. Выводы

Глава 3. Аппаратная реализация разработанных устройств

3.1. Аппаратная реализация параллельного реконфигурируемого кодека БЧХ в составе СнК

3.1.1. Реконфигурируемость кодера БЧХ

3.1.2. Параллельная реализация реконфигурируемого кодера БЧХ

3.1.3. Аппаратная реализация реконфигурируемого декодера БЧХ для обработки данных в параллельном виде

3

3.2. Аппаратная реализация кодера кодов РС с настраиваемой корректирующей способностью

3.3. Оптимизированный параллельный декодер кодов LDPC

3.3.1. Многовходовый блок поиска двух минимумов в контрольной вершине

3.3.2. Общий многовходовый сумматор в символьной вершине

3.4. Выводы

Глава 4. Результаты аппаратной реализации разработанных устройств

4.1. Верификация аппаратных описаний предложенных кодеков в среде Ма1ЬаЬ

4.1.1. Верификация аппаратного описания декодеров в среде MatLab

4.1.2. Прототипирование разрабатываемых устройств на ПЛИС при помощи пакета MatLab

4.1.3. Схема для снятия экспериментальной зависимости количества ошибок после декодера в стандартном канале ДСК для кодов БЧХ и РС

4.1.4. Сравнительный анализ кодеков БЧХ и РС при декодировании данных с пакетными ошибками

4.1.5. Анализ корректирующей способности декодера LDPC

4.2. Результаты синтеза логической схемы (ПЛИС, СБИС)

4.2.1. Результаты синтеза логической схемы параллельного кодека БЧХ кодов с настраиваемой корректирующей способностью

4.2.2. Результаты синтеза логической схемы кодека кодов РС с настраиваемой корректирующей способностью

4.2.3. Результаты синтеза логической схемы кодеков эквивалентных кодов РС и БЧХ

4.2.4. Оценка аппаратных затрат схемы декодера LDPC

4.3. Создание библиотеки СФ-блоков на основе разработанных устройств помехоустойчивого кодирования

4.4. Реализация разработанных устройств в составе СнК

4.5. Выводы

Заключение

Список использованной литературы

154

Список сокращений