Синегуб Микола Іванович. Методи структурного синтезу базових арифметичних функціональних пристроїв з підвищеною швидкодією

Краткое описание

Синегуб Микола Іванович. Методи структурного синтезу базових арифметичних функціональних пристроїв з підвищеною швидкодією : Дис... канд. наук: 05.13.05 2007

Синегуб М.І.Методи структурного синтезу базових арифметичних функціональних пристроїв з підвищеною швидкодією.Рукопис.
Дисертація на здобуття наукового ступеня кандидата технічних наук за спеціальністю 05.13.05 — Елементи та пристрої обчислювальної техніки та систем керування. Одеський національний політехнічний університет, Одеса, 2007 р.
Дисертація присвячена розробці нових та удосконаленню відомих методів виконання арифметичних операцій і методів структурного синтезу арифметичних пристроїв цифрової обчислювальної техніки, а саме: підсумовуючих пристроїв чисел з плаваючою комою, помножувачів і помножувачів/суматорів на базі багаторозрядних багатооперандних суматорів різних структур, що підвищують швидкодію даних пристроїв.
Розроблені нові алгоритмічний і таблично-алгоритмічний методи структурного синтезу підсумовуючих пристроїв чисел з плаваючою комою, що дозволяють синтезувати підсумовуючі пристрої високої швидкодії, а також з розширеними функціональними можливостями. Так, в порівнянні з відомимирішеннями швидкодія у запропонованих підсумовуючих пристроях може бути збільшена до 40 %. Пристрої за авторськими свідоцтвами № 1290300 Устройство для суммирования двух чисел с плавающей запятой” і № 1348825 Устройство для суммирования чисел с плавающей запятой” упроваджено на підприємстві п/с Р6533.
Подальший розвиток набув метод перемноження двох цілих чисел на основі роздільного підсумовування на кожному ранзі, окрім останнього, сум і перенесень, одержаних при підсумовуванні результатів на попередньому ранзі.
Розроблені нові алгоритмічні методи структурного синтезу помножувачів і помножувачів/суматорів на основі використання багаторозрядних багатооперандних суматорів різних структур. Швидкодія синтезованих на основі даних методів помножувачів цілих чисел в залежності від розрядності операндів може збільшитися до 15 % в порівнянні з відомими рішеннями. Апаратні витрати при синтезі запропонованих помножувачів і помножувачів/суматорів можуть бути розраховані з частковим використанням формул, які визначають швидкодію даних пристроїв.
Сформована низка функціональних моделей на мові Verilog структур підсумовуючих пристроїв чисел з плаваючою комою різного рівня абстракції з метою їх моделювання і визначення основних характеристик за швидкодією і апаратними витратами.

В дисертаційній роботі досліджені та проаналізовані існуючі методи проектування цифрових операційних пристроїв; розроблені методи структурного синтезу арифметичних пристроїв цифрової обчислювальної техніки, які забезпечують підвищення їх швидкодії. При цьому одержані наступні основні результати.

Розроблені нові алгоритмічний і таблично-алгоритмічний методи структурного синтезу підсумовуючих пристроїв чисел з плаваючою комою, що удосконалюють класичну” макрооперацію підсумовування чисел з плаваючою комою, і дозволяють отримувати підсумовуючі пристрої більш високої швидкодії і з додатковими функціональними можливостями. Так, в порівнянні з відомимирішеннями запропоновані підсумовуючі пристрої мають виграш в швидкодії до 40 %. Пристрої за авторськими свідоцтвами № 1290300 Устройство для суммирования двух чисел с плавающей запятой” і № 1348825 Устройство для суммирования чисел с плавающей запятой” упроваджено на підприємстві п/с Р6533.

2. Розроблені нові алгоритмічні методи структурного синтезу помножувачів і помножувачів/суматорів на основі використання багаторозрядних багатооперандних суматорів різних структур. Швидкодія синтезованих на основі даних методів помножувачів цілих чисел в порівнянні з класичним матричним помножувачем зростає на » 15 %.
3. Удосконалено алгоритмічний метод перемноження двох цілих чисел на основі роздільного підсумовування часткових сум і перенесень, одержаних при підсумовуванні результатів на попередньому ранзі.
4. Синтезовані нові швидкодіючі структури суматорів цілих чисел і підсумовуючих пристроїв чисел з плаваючою комою. Запропоновані підсумовуючі пристрої чисел з плаваючою комою розташовуються за часовими характеристиками і апаратними витратами згідно з принципом Парето.
5. Синтезовані нові швидкодіючі структури помножувачів і помножувачів/суматорів цілих чисел, побудованих на базі ББС різних структур. Апаратні витрати при синтезі запропонованих помножувачів і помножувачів / суматорів можуть бути розраховані з частковим використанням формул, яківизначають швидкодію даних пристроїв.
6. Створена низка функціональних моделей на мові Verilog структур підсумовуючих пристроїв чисел з плаваючою комою різного рівня абстракції з метою їх моделювання і визначення основних характеристик за швидкодією і апаратними витратами. Підтверджена вірність розрахунків часових параметрівпідсумовуючих пристроїв, представлених у другому розділі.
7. Розглянуті в дисертації підсумовуючі пристрої, помножувачі і помножувачі/суматори, виконані у вигляді ПЛІС, можуть знайти широке застосування при проектуванні засобів цифрової обчислювальної техніки, зокрема, в спецпроцесорах, що виконують швидке перетворення Фур’є. Вони можуть бути також вбудовані в мікропроцесори, що підвищить швидкодію останніх.
8. Розроблені алгоритмічні методи структурного синтезу помножувачів і помножувачів/суматорів можуть бути використані для проектування пристроїв помноження і помноження/підсумовування чисел з фіксованою комою.
9. Основні положення, виводи та рекомендації, що наведені у дисертаційній роботі, планується використати в НДЕКР по розробці та створенню програмно-технічних комплексів на ВАТ Елемент”, та використовуються у навчальному процесі ОНПУ в дисципліні Паралельні обчислювальні процеси”, що викладається на кафедрі Системне програмне забезпечення” для студентів фаху 8.080403 Програмне забезпечення автоматизованих систем”.