Сиревич Євгенія Юхимівна. Верифікація моделей цифрових пристроїв, які подано мовами опису апаратури

Краткое описание

Сиревич Євгенія Юхимівна. Верифікація моделей цифрових пристроїв, які подано мовами опису апаратури : Дис... канд. наук: 05.13.12 - 2008.

Сиревич Є.Ю. Верифікація моделей цифрових пристроїв, які подано мовами опису апаратури. Рукопис. Дисертація на здобуття наукового ступеня кандидата технічних наук за спеціальністю 05.13.12 системи автоматизації проектувальних робіт. Харківський національний університет радіоелектроніки, Харків, 2007.
Робота присвячена функціональній верифікації високорівневих моделей цифрових пристроїв (ЦП), які подано мовами опису апаратури (МОА). Мета роботи розробка методів зменшення кількості тестової інформації при верифікації моделей цифрових пристроїв, які подано мовами опису апаратури.
Були вирішені такі практично-орієнтовані задачі, які виносяться на захист і складають наукову новизну: удосконалення стратегії верифікації мовних моделей ЦП; удосконалення методів верифікації на основі синтезу тестів при активізації шляхів в структурі, що описує ЦП; модифікація методів побудови розрізнюючих послідовностей для ідентифікації функціональних елементів в моделі ЦП; модель сигналу з поданням цілочислових та логічних значень у вигляді діапазонів, а також операції прямої та зворотної імплікації на ній; модель ЦП у вигляді композиції двох графів на основі поведінкової моделі на мові опису апаратури; процедура проведення діагностичного експерименту за розробленою стратегією; результати експериментів на мовних моделях реальних проектів ЦП та тестових схем з каталогів провідних фірм в області проектування ЦП на мовах опису апаратури; програмна реалізація компонентів системи автоматизованої верифікації та впровадження теоретичних та практичних результатів у навчальний та технологічний процеси виробництва.

У результаті виконаних досліджень за темою дисертації було досягнуто мети розроблено методи зменшення кількості тестової інформації при верифікації моделей цифрових пристроїв, які подано мовами опису апаратури, що дозволяє зменшити час на проектування цифрових пристроїв.
Були вирішені такі практично-орієнтовані задачі, які виносяться на захист і складають наукову новизну.

Удосконалення стратегії верифікації мовних моделей цифрових пристроїв шляхом узгодження її етапів із САПР РЕА дає можливість проводити верифікацію в рамках автоматизованого проектування цифрових пристроїв, не вносячи у вирішення задачі людський фактор [4, 8-9, 13].
Удосконалення методу функціональної верифікації на основі синтезу тестів при активізації шляхів в структурі, що описує цифровий пристрій, дозволило формалізувати верифікацію МОА-моделей та автоматизувати процес побудови тестів [1, 15-16, 19].
Модифікація алгоритмів побудови розрізнюючих послідовностей для ідентифікації функціональних елементів в моделі цифрового пристрою дозволило перевірити основні режими його функціонування та знайти розбіжності між МОА-моделлю та специфікацією на основі аналізу областей можливих значень операндів [5, 13].
Модель сигналу з поданням цілочислових та логічних значень у вигляді діапазонів, а також операції прямої та зворотної імплікації на ній дозволили застосовувати детерміновані методи генерації тестів для усіх типів операндів [2-3, 6, 12].
Модель цифрового пристрою у вигляді композиції двох графів на основі поведінкової моделі на мові опису апаратури дозволила виконувати процедури прямої і зворотної імплікації, необхідні для генерації тестів верифікації [10, 14, 17].
Процедура проведення діагностичного експерименту за розробленою стратегією дозволила визначити хід верифікації на етапі опису проекту в САПР РЕА [7, 11, 18].
Результати експериментів на мовних моделях реальних проектів цифрових пристроїв та тестових схем з каталогів провідних фірм в області проектування цифрових пристроїв на МОА показують спроможність застосування методів зменшення обсягу тестів. Проведений аналіз показав краще покриття несправностей у порівнянні з класичними тестами [5, 9].
Програмна реалізація компонентів системи автоматизованої верифікації на основі графової моделі та впровадження теоретичних та практичних результатів у навчальний та технологічний процеси виробництва з метою автоматизації верифікації дозволили формалізувати процес верифікації та підвищити її вірогідність, що в підсумку приведе до зменшення часу на проектування апаратури [16, акти впровадження].

Практичні та теоретичні результати можуть бути використані у проектних та навчальних закладах, що займаються розробкою цифрових пристроїв з використанням МОА та розробкою САПР РЕА, зокрема систем верифікації.