Вихорев Руслан Владимирович Логические элементы ПЛИС FPGA для реализации систем функций

Краткое описание

Вихорев Руслан Владимирович Логические элементы ПЛИС FPGA для реализации систем функций
ОГЛАВЛЕНИЕ ДИССЕРТАЦИИ
кандидат наук Вихорев Руслан Владимирович
Введение

Глава 1. Исследование методов и средств реализации систем логических функций в существующих ПЛИС. Постановка задачи исследования

1.1. Анализ существующих БИС программируемой логики

1.2. Анализ адаптивных многоразрядных логических элементов FPGA

1.3. Анализ научно-методического аппарата оптимизации логики ПЛИС

1.4. Постановка задачи исследования

1.5. Выводы по главе

Глава 2. Разработка усовершенствованных методов реализации в FPGA систем логических функций

2.1. Усовершенствованный метод реализации в FPGA систем логических функций, заданных в СДНФ

2.2. Разработка адаптивного логического элемента

2.3. Усовершенствованный метод реализации в FPGA систем логических

функций, заданных в ДНФ

2.4 Выводы по главе

Глава 3. Моделирование разработанных устройств для реализации систем логических функций в ПЛИС - FPGA

3.1. Моделирование логического элемента - LUT

3.1.1. Статическое моделирование логического элемента - LUT

3.1.2. Динамическое моделирование логического элемента - LUT

3.2. Моделирование логического элемента - дешифратора DС-LUT

3.2.1 Статическое моделирование логического элемента - DС-LUT-O

3.2.2 Статическое моделирование логического элемента - DС-LUT-R

3.2.3 Статическое моделирование логического элемента - DС-LUT-BKN

3.2.4. Динамическое моделирование логического элемента - DС-LUT-O

3.2.5. Динамическое моделирование логического элемента - DC-LUT-R

3.2.6. Динамическое моделирование логического элемента

- DC-LUT-BKN

3.3. Моделирование логического элемента ADC-LUT

3.3.1 Статическое моделирование логического элемента ADC-LUT

3.3.2. Динамическое моделирование логического элемента - ADC-LUT

3.4. Моделирование одного разряда блока конъюнкций для ДНФ реализации логических функций в ПЛИС

3.4.1 Статическое моделирование блока конъюнкций для ЛЭ DNF-R с нагрузочным транзистором для реализации систем логических функций в ПЛИС

3.4.2 Динамическое моделирование блока конъюнкций для ЛЭ DNF-R с нагрузочным транзистором для реализации систем логических функций в ПЛИС

3.4.3. Статическое моделирование блока конъюнкций для ЛЭ DNF-P с параллельным подключением для реализации систем логических функций в ПЛИС

3.4.4. Динамическое моделирование блока конъюнкций для ЛЭ DNF-P с параллельным подключением для реализации систем логических функций в ПЛИС

3.4.5. Статическое моделирование блока конъюнкций для ЛЭ DNF-S с последовательным подключением для реализации систем логических функций в ПЛИС

3.4.6. Динамическое моделирование блока конъюнкций для ЛЭ DNF-S с последовательным подключением для реализации систем логических функций в ПЛИС

3.5. Сравнительная оценка энергопотребления ЛЭ DC-LUT, DNF-LUT и ADC

3.6. Топологическое моделирование существующих и предлагаемых ЛЭ

3.6.1.Топологическое моделирование ЛЭ LUT

3.6.2. Топологическое моделирование логического элемента - DC-LUT-BKN

3.6.3. Топологическое моделирование логического элемента - DC-LUT-O

3.6.4. Топологическое моделирование логических элементов DNF

3.6.5. Результаты топологического моделирования предложенных ЛЭ DC-LUT-O, DC-LUT-BKN, DNF-LUT-S, DNF-LUT-P

3.6.6. Топологическое моделирование логического элемента ADC-LUT

3.7. Выводы по главе

Глава 4. Оценка технической эффективности усовершенствованных методов реализации в FPGA систем логических функций и выбор оптимального набора логических элементов

4.1. Исследование масштабирования разрядности LUT

4.2. Оценка сложности предлагаемых ЛЭ DC-LUT, ADC-LUT ПЛИС FPGA

4.3. Оценка сложности предлагаемого DNF-LUT

4.4. Разработка алгоритма выбора оптимального набора логических элементов FPGA для реализации систем логических функций

4.5. Выбор оптимального набора логических элементов FPGA для реализации систем функций

4.6. Выводы по главе

Заключение

Список сокращений

Список литературы

Приложение А Программа оптимизации набора логических элементов модифицированным венгерским методом «ВЕННИТ»

Приложение Б Дополнительные результаты топологического моделирования в системе автоматизированного проектирования специализированных

(заказных) интегральных схем

Приложение В Акты внедрения результатов диссертационного исследования